第8章 邏輯電路 習(xí)題解答

1、215第八章習(xí)題參考答案8-1 對(duì)應(yīng)圖8-47所示的各種情況，分別畫(huà)出F的波形。 a） b） 圖 c） d)圖8-47 題8-1圖解 各輸出F的波形如題8=1解圖所示。（a） （b）（c） （d）題8=1解圖8-2 如果“與”門(mén)的兩個(gè)輸入端中，A為信號(hào)輸入端，B為控制端。設(shè)A的信號(hào)波形如圖8-48所示，當(dāng)控制端B=1和B=0兩種狀態(tài)時(shí)，試畫(huà)出輸出波形。如果是“與非”門(mén)、“或”門(mén)、“或非”門(mén)則又如何？分別畫(huà)出輸出波形，最后總結(jié)上述四種門(mén)電路的控制作用。 圖8-48 題8-2圖解 各種門(mén)電路的輸出波形如圖54所示。圖54 習(xí)題52的解圖與 門(mén)與非門(mén)或 門(mén)或非門(mén) 它們的控制作用分別為：（1） 與門(mén)：

2、控制端B為高電平時(shí)，輸出為A信號(hào)； 控制端B為低電平時(shí)，輸出為低電平。（2） 與非門(mén)：控制端B為高電平時(shí)，輸出為信號(hào)； 控制端B為低電平時(shí)，輸出為高電平。（3） 或門(mén)：控制端B為高電平時(shí)，輸出為高電平； 控制端B為低電平時(shí)，輸出為A信號(hào)。（4） 或非門(mén)：控制端B為高電平時(shí)，輸出為低電平； 控制端B為低電平時(shí)，輸出為信號(hào)。8-3 對(duì)應(yīng)圖8-49所示的電路及輸入信號(hào)波形，分別畫(huà)出F1、F2、F3、F4的波形。a) b) c) d) e)圖8-49 題8-3圖解 各電路的輸出波形題8-3解圖所示。（a）（b） （c）（d） 題8-3解圖8-4 化簡(jiǎn)下列邏輯函數(shù)（方法不限） 1） 2） 3） 4）解

3、1）（反復(fù)利用吸收率）2）（合并同類(lèi)項(xiàng)）或3）再利用卡諾圖，如題8-4解圖（a）所示。題8-4解圖（a）或 4）8-5 證明下列邏輯恒等式（方法不限）。 1） 2） 3） 4） 5）證明：1） 2） 3） 4） 5）8-6 用卡諾圖化簡(jiǎn)法將下列函數(shù)化為最簡(jiǎn)“與或”形式。 1） 2） 3） 4） 5） 6） 7） 8） 9） 10）解 1） 2） 題8-6-1)卡諾圖 題8-6-2)卡諾圖3） F1 4）題8-6-3)卡諾圖 題8-6-4)卡諾圖5） 6）題8-6-5)卡諾圖 題8-6-6)卡諾圖7） 8）題8-6-7)卡諾圖 題8-6-8)卡諾圖9） 10）題8-6-9)卡諾圖 題8-6-10

4、)卡諾圖8-7 寫(xiě)出圖8-50所示各電路的最簡(jiǎn)邏輯函數(shù)表達(dá)式。圖 a） b) 圖8-50 題8-7圖解：（a）各門(mén)輸出端邏輯表達(dá)式分別為 （a） （b）題8-7中各門(mén)輸出端表示圖 題8-7（a）的卡諾圖利用卡諾圖化簡(jiǎn)上式，見(jiàn)圖59，得（b）各門(mén)輸出端邏輯表達(dá)式為 8-8 寫(xiě)出圖8-51所示各電路的最簡(jiǎn)“與-或”表達(dá)式，列出真值表并說(shuō)明各電路的邏輯功能。解 設(shè)電路中各門(mén)的輸出端表示如題8-8中各門(mén)輸出端表示圖所示。（a）寫(xiě)出邏輯表達(dá)式并化簡(jiǎn)： (a) (b)圖8-51題8-8圖 題8-8中各門(mén)輸出端表示圖（a） （b）題8-8（a）的真值表A BF0 00 11 01 10110B列寫(xiě)邏輯真值表

5、見(jiàn)題8-8（a）的真值表。該電路的邏輯功能為“異或”：當(dāng)輸入A、B相同時(shí)，輸出F為0；當(dāng)輸入A、B相異時(shí)，輸出F為1。（b）寫(xiě)出邏輯表達(dá)式并化簡(jiǎn)： （已是最簡(jiǎn)邏輯表達(dá)式） 用卡諾圖化簡(jiǎn)F1： 題8-8（b）的卡諾圖8-9 在輸入端只給出原變量沒(méi)有反變量的條件下，用“與非”門(mén)和“非”門(mén)設(shè)計(jì)實(shí)現(xiàn)下列函數(shù)的組合電路：1） F =2） F(A、B、C、D)=(1，5，6，7，12，13，14)3）4）5）6）解 1）對(duì)上述邏輯表達(dá)式用摩根律進(jìn)行變換：由邏輯表達(dá)式畫(huà)出邏輯電路圖題8-9（1）邏輯電路圖所示。題8-9（1）邏輯電路圖2）利用卡諾圖對(duì)表達(dá)式進(jìn)行化簡(jiǎn)，題8-9（2）的卡諾圖，得用與非門(mén)實(shí)現(xiàn)，對(duì)

6、上式進(jìn)行變換得到的邏輯電路如題8-9（2）的邏輯電路所示。題8-9（2）的卡諾圖題8-9（2）的邏輯電路 3）邏輯電路如題8-9（3）的邏輯電路所示。題8-9（3）的邏輯電路4）邏輯電路如題8-9（4）的邏輯電路所示。題8-9（4）的邏輯電路5）邏輯電路如題8-9（5）的邏輯電路所示。題8-9（5）的邏輯電路6） 邏輯電路如題8-9（6）的邏輯電路所示。題8-9（6）的邏輯電路8-10 有三臺(tái)煉鋼爐，它們的工作信號(hào)為A、B、C。必須有兩臺(tái)，也只允許有兩臺(tái)爐煉鋼，且B與C不能同時(shí)煉鋼，否則發(fā)出中斷信號(hào)。試用“與非”門(mén)組成邏輯電路，反映上述要求。解 用輸出F為1表示可正常運(yùn)行，為0表示發(fā)出中斷信號(hào)

7、，根據(jù)題意列出邏輯真值表如題8-10真值表。題8-10真值表A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10110由真值表寫(xiě)出邏輯表達(dá)式： 用卡諾圖對(duì)上式進(jìn)行化簡(jiǎn)，如題8-10卡諾圖，可見(jiàn)上式已經(jīng)是最簡(jiǎn)的。要用與非門(mén)實(shí)現(xiàn)該電路，對(duì)其進(jìn)行變換：畫(huà)出邏輯電路圖如題8-10邏輯電路所示。 題8-10卡諾圖題8-10邏輯電路8-11 某產(chǎn)品有A、B、C、D四項(xiàng)指標(biāo)。規(guī)定A是必須滿(mǎn)足的要求，其它三項(xiàng)中只有滿(mǎn)足任意兩項(xiàng)要求，產(chǎn)品就算合格。試用“與非”門(mén)構(gòu)成產(chǎn)品合格的邏輯電路。解 根據(jù)題意列出邏輯真值表如題8-11真值表，F(xiàn)表示是否合格，合格

8、為1，不合格為0。 題8-11真值表A B C DFA B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 00 0 00 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010111由真值表寫(xiě)出邏輯表達(dá)式：利用卡諾圖進(jìn)行化簡(jiǎn)，如題8-11卡諾圖所示，得 畫(huà)出邏輯電路圖如題8-11邏輯電路所示。 題8-11邏輯電路題8-11卡諾圖8-12用“與非”門(mén)分別設(shè)計(jì)如下邏輯電路：1） 三變量的多數(shù)表決電路（三個(gè)變量中有多數(shù)個(gè)1時(shí)，輸出為1）。2） 三變量

9、的判奇電路（三個(gè)變量中有奇數(shù)個(gè)1時(shí)，輸出為1）。3） 四變量的判偶電路（四個(gè)變量中有偶數(shù)個(gè)1時(shí)，輸出為1）。解 1）設(shè)三個(gè)變量為A、B、C，根據(jù)題意列出邏輯真值表題8-12（1）真值表。 題8-12（1）真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111由真值表寫(xiě)出邏輯表達(dá)式：利用卡諾圖化簡(jiǎn)上式，見(jiàn)題8-12（1）卡諾圖，得 由邏輯表達(dá)式畫(huà)出邏輯電路圖如題8-12（1）邏輯電路所示。 題8-12（1）卡諾圖題8-12（1）邏輯電路設(shè)三個(gè)變量為A、B、C，據(jù)題意列出邏輯真值表如題8-12（2）真值表所示。由真值表寫(xiě)出邏輯表達(dá)式： 題

10、8-12（2）真值表A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001采用卡諾圖法化簡(jiǎn)該邏輯表達(dá)式。如題8-12（2）卡諾圖所示，可見(jiàn)上述邏輯表達(dá)式已經(jīng)是最簡(jiǎn)的。畫(huà)出邏輯電路圖。要求只用與非門(mén)實(shí)現(xiàn)，對(duì)上述邏輯表達(dá)式用摩根律進(jìn)行變換：相應(yīng)的電路如題8-12（2）的邏輯電路所示。題8-12（2）卡諾圖題8-12（2）的邏輯電路 設(shè)四個(gè)變量為A、B、C、D，根據(jù)題意列出邏輯真值表如題8-12（3）真值表所示。題8-12（3）真值表A B C DFA B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 0

11、0 1 0 10 1 1 00 1 1 11 0 01 0 11 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 101101001由真值表寫(xiě)出邏輯表達(dá)式：采用卡諾圖法化簡(jiǎn)該邏輯表達(dá)式。如題8-12（3）卡諾圖所示，可見(jiàn)上述邏輯表達(dá)式已經(jīng)是最簡(jiǎn)的。 要用與非門(mén)實(shí)現(xiàn)邏輯電路，對(duì)上式進(jìn)行變換：相應(yīng)的電路如題8-12（3）的邏輯電路所示。題8-12（3）卡諾圖題8-12（3）的邏輯電路8-13 某同學(xué)參加四門(mén)課程考試，規(guī)定如下：1） 課程A及格得1分，不及格得0分；2） 課程B及格得2分，不及格得0分；3） 課程C及格得4分，不及格得0

12、分；4） 課程D及格得5分，不及格得0分；若總得分大于8分（含8分），就可結(jié)業(yè)。試用“與非”門(mén)構(gòu)成實(shí)現(xiàn)上述邏輯要求的電路。解 設(shè)A、B、C、D四門(mén)課程及格為1，不及格為0，F(xiàn)為1表示可結(jié)業(yè)，為0表示不可結(jié)業(yè)。根據(jù)題意列出邏輯真值表如題8-13真值表所示。由真值表寫(xiě)出邏輯表達(dá)式：題8-13真值表A B C DFA B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 01 0 00 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010101利用卡諾

13、圖進(jìn)行化簡(jiǎn)，如題8-13卡諾圖所示，得邏輯電路如題8-13的邏輯電路所示。題8-13卡諾圖 題8-13的邏輯電路8-14 圖8-52是一密碼鎖控制電路。開(kāi)鎖條件是：撥對(duì)密碼；鑰匙插入鎖眼將開(kāi)關(guān)S閉合。當(dāng)兩個(gè)條件同時(shí)滿(mǎn)足時(shí)，開(kāi)鎖信號(hào)為1，將鎖打開(kāi)。否則報(bào)警信號(hào)為1，接通警鈴。試分析密碼ABCD是多少？圖8-52 題8-14圖解 由上述電路可得到開(kāi)鎖信號(hào)和報(bào)警信號(hào)的邏輯表達(dá)式為開(kāi)鎖信號(hào) 報(bào)警信號(hào) 欲使開(kāi)鎖信號(hào)為1，須使式中各項(xiàng)均為1，S=1，A=1，B=0，C=0，D=1，所以密碼為ABCD=1001，由式可見(jiàn)，當(dāng)密碼錯(cuò)誤且開(kāi)關(guān)不閉合時(shí)，報(bào)警信號(hào)為1。8-15 試設(shè)計(jì)一個(gè)能將十進(jìn)制數(shù)編為余3代碼得

14、編碼器。解 根據(jù)題意列出編碼表如題8-15真值表所示。題8-15真值表輸 入Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0輸 出A B C D 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 00 0 1 10 1 0 00 1 0 10

15、1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0各輸出的邏輯表達(dá)式為：由邏輯表達(dá)式畫(huà)出邏輯電路圖如題8-15的邏輯電路所示。題8-15的邏輯電路8-16 設(shè)計(jì)一個(gè)8段譯碼器，其功能是將8421BCD碼譯成8段輸出信號(hào)，供如圖8-53所示8段數(shù)碼管作譯碼。1） 寫(xiě)出該譯碼器的各段邏輯表達(dá)式；2） 畫(huà)出用“與非”門(mén)實(shí)現(xiàn)的邏輯電路。圖8-53 8段數(shù)碼管 解 用A、B、C、D表示輸入8421BCD碼從低位到高位的各位代碼，用如題8-16解圖（a）所示的ah八個(gè)數(shù)碼表示譯碼器輸出。根據(jù)題意列出邏輯真值表如題8-16八段譯碼器的真值表所示。題8-16 八段譯

16、碼器的真值表十進(jìn)制數(shù)輸 入輸 出顯示數(shù)字01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 0 00 1 1 0 0 0 0 01 1 0 1 1 0 1 01 1 1 1 0 0 1 00 1 1 0 0 1 1 11 0 1 1 0 1 1 01 0 1 1 1 1 1 01 1 1 0 0 0 0 01 1 1 1 1 1 1 01 1 1 1 0 1 1 00123456789利用真值表寫(xiě)出各輸出的邏輯表達(dá)式。由題8-16八段譯碼器的真值表可見(jiàn)，輸出值為0

17、的狀態(tài)少于輸出值為1的狀態(tài)，采用合并0求反函數(shù)可以獲得比較簡(jiǎn)單的化簡(jiǎn)結(jié)果，于是得到題8-16解圖（a）8段數(shù)碼管的輸出表示 利用卡諾圖化簡(jiǎn)邏輯函數(shù)，八個(gè)輸出的卡諾圖分別見(jiàn)題8-16解圖（b）的（a）（h）（化簡(jiǎn)時(shí)把DCBA的10101111六個(gè)狀態(tài)作為約束項(xiàng)處理了，所以輸入變量的取值不應(yīng)出現(xiàn)這六種狀態(tài)），化簡(jiǎn)后可得（a） （b） （c）（d） （e） （f）（g） （h）題8-16解圖（b） 卡諾圖化簡(jiǎn) 要用與非門(mén)實(shí)現(xiàn)以上電路，對(duì)上式進(jìn)行變換得 根據(jù)以上邏輯表達(dá)式畫(huà)出邏輯電路如題8-16解圖（c）所示。 題8-16解圖（c） 8-17 設(shè)計(jì)一個(gè)半減器和全減器。 解 （1）半減器半減是只求本位和沒(méi)有相鄰低位借位的減法。兩個(gè)一位二進(jìn)制數(shù)相減的真值表如題8-17表（a）所示。其中Ai、Bi分別表示被減數(shù)和減數(shù)， 表示半減差，Ci表示借位。由真值表可寫(xiě)出半減差和借位Ci的邏輯表達(dá)式為 題8-17解圖（a）是半減器的邏輯電路圖。題8-17表（a） 半減器真值表Ai BiCi0 00 11 01 101100100 題8-17解圖（a） 半減器邏輯電路圖（2）全