計(jì)算機(jī)組成原理課后習(xí)題答案(白中英第四版)

1、 課后答案網(wǎng)第一章1 數(shù)字計(jì)算機(jī)可分為專用計(jì)算機(jī)和通用計(jì)算機(jī)，是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。2 馮諾依曼型計(jì)算機(jī)主要設(shè)計(jì)思想是：存儲(chǔ)程序通用電子計(jì)算機(jī)方案，主要組成部分有：運(yùn)算器、邏輯控制裝置、存儲(chǔ)器、輸入和輸出設(shè)備3 存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量。每個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字為一條指令，稱為指令字。4 每一個(gè)基本操作稱為一條指令，而解算某一問(wèn)題的一串指令序列，稱為程序。5 指令和數(shù)據(jù)的區(qū)分：取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是指令流。6 半導(dǎo)體存儲(chǔ)器稱為

2、內(nèi)存，存儲(chǔ)容量更大的磁盤存儲(chǔ)器和光盤存儲(chǔ)器稱為外存，內(nèi)存和外存共同用來(lái)保存二進(jìn)制數(shù)據(jù)。運(yùn)算器和控制器合在一起稱為中央處理器，簡(jiǎn)稱CPU，它用來(lái)控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算。適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁，它的作用相當(dāng)于一個(gè)轉(zhuǎn)換器，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)地工作。7 從第一至五級(jí)分別為微程序設(shè)計(jì)級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)。采用這種用一系列的級(jí)來(lái)組成計(jì)算機(jī)的概念和技術(shù)，對(duì)了解計(jì)算機(jī)如何組成提供了一種好的結(jié)構(gòu)和體制。而且用這種分級(jí)的觀點(diǎn)來(lái)設(shè)計(jì)計(jì)算機(jī)，對(duì)保證產(chǎn)生一個(gè)良好的系統(tǒng)結(jié)構(gòu)也是很有幫助的。8 因?yàn)槿魏尾僮骺梢杂绍浖?lái)實(shí)現(xiàn)，也可以由硬件來(lái)實(shí)現(xiàn)；任何指令的執(zhí)行可以由硬件完成

3、，也可以由軟件來(lái)完成。實(shí)現(xiàn)這種轉(zhuǎn)化的媒介是軟件與硬件的邏輯等價(jià)性。9 計(jì)算機(jī)的性能指標(biāo)：吞吐量、響應(yīng)時(shí)間、利用率、處理機(jī)字長(zhǎng)、總線寬度、存儲(chǔ)器容量、存儲(chǔ)器帶寬、主頻/時(shí)鐘周期、CPU執(zhí)行時(shí)間、CPI、MIPS、MFLOPS.第二章 2x補(bǔ) = a0. a1a2a6解法一、（1） 若a0 = 0, 則x > 0, 也滿足x > -0.5此時(shí)a1a6可任意（2） 若a0 = 1, 則x <= 0, 要滿足x > -0.5, 需a1 = 1即a0 = 1, a1 = 1, a2a6有一個(gè)不為0解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 10000

4、0（1） 若x >= 0, 則a0 = 0, a1a6任意即可x補(bǔ) = x = a0. a1a2a6（2） 若x < 0, 則x > -0.5只需-x < 0.5, -x > 0x補(bǔ) = -x, 0.5補(bǔ) = 01000000即-x補(bǔ) < 01000000即a0a1 = 11, a2a6不全為0或至少有一個(gè)為1（但不是“其余取0”）3字長(zhǎng)32位浮點(diǎn)數(shù)，階碼10位，用移碼表示，尾數(shù)22位，用補(bǔ)碼表示，基為2MsEsE1E9M20 M0 （1） 最大的數(shù)的二進(jìn)制表示E = 111111111Ms = 0, M = 111（全1） 表示為： 111 0111 10

5、個(gè) 21個(gè)即：（2） 最小的二進(jìn)制數(shù)E = 111111111Ms = 1, M = 000（全0）（注意：用10.0來(lái)表示尾數(shù)1）表示為： 111 1000 10個(gè) 21個(gè)即：（3） 規(guī)格化范圍正最大 E = 111， M = 111， Ms = 0 10個(gè) 21個(gè)即： 正最小 E = 000， M = 1000， Ms = 0 10個(gè) 20個(gè) 即： 負(fù)最大 E = 000， M = 0111， Ms = 1 10個(gè) 20個(gè) （最接近0的負(fù)數(shù)）即：負(fù)最小 E = 111， M = 000， Ms =1 10個(gè) 21個(gè)即： 規(guī)格化所表示的范圍用集合表示為： , ,（4） 最接近于0的正規(guī)格化數(shù)

6、、負(fù)規(guī)格化數(shù)（由上題可得出）正規(guī)格化數(shù) E = 000， M = 1000， Ms = 0 10個(gè) 20個(gè)負(fù)規(guī)格化數(shù) E = 000， M = 0111， Ms = 110個(gè) 20個(gè) 4假設(shè)浮點(diǎn)數(shù)格式如下：MsEsE1E3M8 M0（1） 階補(bǔ)碼：1 11 尾數(shù)補(bǔ)碼：0 1101 1000機(jī)器數(shù)：1110 1101 1000 （2） 階補(bǔ)碼：1 11 尾數(shù)補(bǔ)碼：1 0010 1000機(jī)器數(shù)：1110 0010 10005（1）x = 0.11011, y = 0.000110 0 1 1 0 1 1+ 0 0 0 0 0 1 10 0 1 1 1 1 0x+y = 0.11110無(wú)溢出(2)

7、x = 0.11011, y = -0.10101x補(bǔ) = 0 0 1 1 0 1 1y補(bǔ) = +1 1 0 1 0 1 10 0 0 0 1 1 0 x+y = 0.00110 無(wú)溢出（3）x = -0.10110 y = -0.00001x補(bǔ) = 1 1 0 1 0 1 0y補(bǔ) = +1 1 1 1 1 1 11 1 0 1 0 0 1 x+y = -0.10111 無(wú)溢出6（1）x = 0.11011 y = -0.11111x補(bǔ) = 0 0. 1 1 0 1 1y補(bǔ) = +0 0. 1 1 1 1 1 0 1. 1 1 0 1 0 溢出（2）x = 0.10111 y = 0.1101

8、1x補(bǔ) = 0 0. 1 0 1 1 1y補(bǔ) = +1 1. 0 0 1 0 1 1 1. 1 1 1 0 0 x-y = -0.00100無(wú)溢出（3）x = 0.11011 y = -0.10011x補(bǔ) = 0 0. 1 1 0 1 1y補(bǔ) = +0 0. 1 0 0 1 1 0 1. 0 1 1 1 0 溢出7（1）原碼陣列x = 0.11011, y = -0.11111符號(hào)位: x0y0 = 01 = 1x原 = 11011, y原 = 111111 1 0 1 1* 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1

9、1 1 0 1 0 0 0 1 0 1x*y原 = 1， 11 0100 0101直接補(bǔ)碼陣列x補(bǔ) = (0)11011, y補(bǔ) = (1)00001(0) 1 1 0 1 1(1) 0 0 0 0 1(0) 1 1 0 1 1 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 00 (1) (1) (0) (1) (1)0 (1) (1) (0) (1) (1) 1 1 0 1 11, 0 0 1 0 1, 1 1 0 1 1 x*y補(bǔ) = 1,00101,11011（直接補(bǔ)碼陣列不要求）帶求補(bǔ)器的補(bǔ)碼陣列x補(bǔ) = 0 11011,

10、y補(bǔ) = 1 00001乘積符號(hào)位單獨(dú)運(yùn)算011尾數(shù)部分算前求補(bǔ)輸出X11011，y111111 1 0 1 1* 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 0 0 0 1 0 1X×Y-0.1101000101(2) 原碼陣列x = -0.11111, y = -0.11011符號(hào)位: x0y0 = 11 = 0x補(bǔ) = 11111, y補(bǔ) = 110111 1 1 1 11 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

11、1 0 1 0 0 0 1 0 1 x*y補(bǔ) = 0,11010,00101直接補(bǔ)碼陣列x補(bǔ) = (1)00001, y補(bǔ) = (1)00101(1) 0 0 0 0 1(1) 0 0 1 0 1(1) 0 0 0 0 1(0) 0 0 0 0 0 (1) 0 0 0 0 1 (0)0 0 0 0 0 (0) 0 0 0 0 01 (0) (0) (0) (0) (1)1 0 0 (1) (1) 0 0 0 1 0 10 1 1 0 1 0 0 0 1 0 1 x*y補(bǔ) = 0,11010,00101（直接補(bǔ)碼陣列不要求）帶求補(bǔ)器的補(bǔ)碼陣列x補(bǔ) = 1 00001, y補(bǔ) = 1 00101乘

12、積符號(hào)位單獨(dú)運(yùn)算110尾數(shù)部分算前求補(bǔ)輸出X11111，y110111 1 1 1 11 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1X×Y0.11010001018(1) 符號(hào)位 Sf = 01 = 1 去掉符號(hào)位后：y補(bǔ) = 00.11111 -y補(bǔ) = 11.00001 x補(bǔ) = 00.11000 0 0 1 1 0 0 0+-y補(bǔ) 1 1 0 0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 0 0 1 0+y補(bǔ) 0 0 1 1 1 1 1 0 0 1 0 0

13、0 1 0.1 0 1 0 0 0 1 0 +-y補(bǔ) 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0.11 0 0 0 0 1 1 0+-y補(bǔ) 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0.110 1 0 0 1 1 1 0+y補(bǔ) 0 0 1 1 1 1 1 1 1 0 1 1 0 1 0.1100 1 0 1 1 0 1 0+y補(bǔ) 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0.11000 (2) 符號(hào)位 Sf = 10 = 1 去掉符號(hào)位后：y補(bǔ) = 00.11001 -y補(bǔ) = 11.00111 x補(bǔ) = 00.01011 0 0 0 1 0 1 1

14、+-y補(bǔ) 1 1 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 0 0+y補(bǔ) 0 0 1 1 0 0 1 1 1 1 1 1 0 1 0.0 1 1 1 1 0 1 0+y補(bǔ) 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0.01 0 1 0 0 1 1 0+-y補(bǔ) 1 1 0 0 1 1 1 0 0 0 1 1 0 1 0.011 0 0 1 1 0 1 0+-y補(bǔ) 1 1 0 0 1 1 1 0 0 0 0 0 0 1 0.0111 0 0 0 0 0 1 0+-y補(bǔ) 1 1 0 0 1 1 1 1 1 0 1 0 0 1 0.01110 9(1) x

15、= 2-011*0.100101, y = 2-010*(-0.011110) x浮 = 11101,0.100101 y浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111x浮 = 11110,0.010010(1)x+y 0 0. 0 1 0 0 1 0 (1) + 1 1. 1 0 0 0 1 01 1. 1 1 0 1 0 0 (1) 規(guī)格化處理: 1.010010 階碼 11100 x+y= 1.010010*2-4 = 2-4*-0.101110x-y 0 0. 0 1 0 0 1 0 (1)+ 0 0. 0 1 1 1 1 0 0 0 1 1

16、 0 0 0 0 (1) 規(guī)格化處理: 0.110000 階碼 11110x-y=2-2*0.110001(2) x = 2-101*(-0.010110), y = 2-100*0.010110 x浮= 11011,-0.010110 y浮= 11100,0.010110 Ex-Ey = 11011+00100 = 11111x浮= 11100,1.110101(0)x+y 1 1. 1 1 0 1 0 1 + 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1 規(guī)格化處理: 0.101100 階碼 11010 x+y= 0.101100*2-6x-y 1 1.1 1 0 1

17、0 1 + 1 1.1 0 1 0 1 01 1.0 1 1 1 1 1 規(guī)格化處理: 1.011111 階碼 11100 x-y=-0.100001*2-410(1) Ex = 0011, Mx = 0.110100Ey = 0100, My = 0.100100Ez = Ex+Ey = 0111Mx*My 0. 1 1 0 1* 0.1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 00 1 1 0 10 0 0 0 0 0 0 1 1 1 0 1 0 1 規(guī)格化： 26*0.111011(2) Ex = 1110, Mx = 0.011010Ey = 0011, M

18、y = 0.111100Ez = Ex-Ey = 1110+1101 = 1011Mx補(bǔ) = 00.011010My補(bǔ) = 00.111100, -My補(bǔ) = 11.0001000 0 0 1 1 0 1 0+-My 1 1 0 0 0 1 0 01 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0+My 0 0 1 1 1 1 0 01 1 1 1 1 0 0 0 0.0 1 1 1 1 0 0 0 0+My 0 0 1 1 1 1 0 00 0 1 0 1 1 0 0 0.01 0 1 0 1 1 0 0 0+-My 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0

19、 0 0.011 0 0 1 1 1 0 0 0+-My 1 1 0 0 0 1 0 01 1 1 1 1 1 0 0 0.0110 1 1 1 1 1 0 0 0+My 0 0 1 1 1 1 0 00 0 1 1 0 1 0 0 0.01101 0 1 1 0 1 0 0 0+-My 1 1 0 00 1 0 00 0 1 0 1 10 0 0.01101 商 = 0.110110*2-6, 余數(shù)=0.101100*2-6114位加法器如上圖， (1)串行進(jìn)位方式C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1B1（A1B1也對(duì)）C2 = G2+P2C1 G2 = A2B

20、2 P2 = A2B2C3 = G3+P3C2 G3 = A3B3 P3 = A3B3C4 = G4+P4C3 G4 = A4B4 P4 = A4B4(2)并行進(jìn)位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C012(1)組成最低四位的74181進(jìn)位輸出為： C4 = Cn+4 = G+PCn = G+PC0， C0為向第0位進(jìn)位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以 C5 = y4

21、+x4C4 C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)設(shè)標(biāo)準(zhǔn)門延遲時(shí)間為T，“與或非”門延遲時(shí)間為1.5T，則進(jìn)位信號(hào)C0，由最低位傳送至C6需經(jīng)一個(gè)反相器、兩級(jí)“與或非”門，故產(chǎn)生C0的最長(zhǎng)延遲時(shí)間為 T+2*1.5T = 4T(3)最長(zhǎng)求和時(shí)間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級(jí)“與或非”門（產(chǎn)生控制參數(shù)x0, y0, Cn+4），第二、三片74181共2級(jí)反相器和2級(jí)“與或非”門（進(jìn)位鏈），第四片74181求和邏輯（1級(jí)與或非門和1級(jí)半加器，設(shè)其延遲時(shí)間為3T），故總的加法時(shí)間為： t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T

22、第三章1. (1) (2) (3)1位地址作芯片選擇2. (1) (2) 每個(gè)模塊要16個(gè)DRAM芯片 (3)64*16 = 1024塊由高位地址選模塊3. (1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB，故地址總線需16位?，F(xiàn)使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來(lái)組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片2：4譯碼器。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/寫周期為0.5us，如果采用集中刷新，有64us的死時(shí)間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定

23、16K*1位的DRAM芯片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì)128行進(jìn)行異步方式刷新，則刷新間隔為2ms/128 = 15.6us，可取刷新信號(hào)周期15us。刷新一遍所用時(shí)間15us×1281.92ms2：4譯碼器A14A15CS3CS2CS0CS1D0D7A13A04. (1) (2) (3)如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0-A8，因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的異步刷新方式。5. 所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為1M，字長(zhǎng)為

24、32，故地址長(zhǎng)度為20位（A19A0），所用芯片存儲(chǔ)單元數(shù)為256K，字長(zhǎng)為16位，故占用的地址長(zhǎng)度為18位（A17A0）。由此可用位并聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器，共8片RAM芯片，并使用一片2：4譯碼器。其存儲(chǔ)器結(jié)構(gòu)如圖所示。 6.（1）系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位（2）系統(tǒng)地址128K217，所以地址寄存器17位（3） 共需要8片（4） 組成框圖如下CPU地址寄存器數(shù)據(jù)寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4譯碼器CS0CS3A16A157.(1)組內(nèi)地址用A12A0(2)小組譯碼器

25、使用3：8譯碼器(3)RAM1RAM5各用兩片8K*8的芯片位并聯(lián)連接ROM0000HRAM1RAM2RAM3RAM4RAM56000H8000HA000HC000HE000H4000H 8.順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m = 8個(gè)字的信息總量都是：q = 64位*8 = 512位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：t1 = mT = 8*100ns = 8*10-7s 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：9.cache的命中率 cache/主存系統(tǒng)效率e為 平均訪問(wèn)時(shí)間Ta為 10. h*tc+(1-h)*tm = ta 11.虛擬地址為30位，物理地址為22位。 頁(yè)表

26、長(zhǎng)度：12.虛擬存儲(chǔ)器借助于磁盤等輔助存儲(chǔ)器來(lái)擴(kuò)大主存容量，使之為更大或更多的程序所使用。在此例中，若用戶不具有虛存，則無(wú)法正常運(yùn)行程序，而具有了虛存，則很好地解決了這個(gè)問(wèn)題。13.設(shè)取指周期為T，總線傳送周期為，指令執(zhí)行時(shí)間為t0 (1)t = (T+5+6t0)*80 = 80T+400+480 t0 (2) t = (T+7+8t0)*60 = 60T+420+480 t0 故不相等。14. 頁(yè)面訪問(wèn)序列01242302132命中率a012423021323/11=27.3%b0124230213c011423021命中命中命中第四章1.不合理。指令最好半字長(zhǎng)或單字長(zhǎng)，設(shè)16位比較合適。

27、 8 6 62. 單操作數(shù)指令為：28-m-n條3.(1)RR型指令 (2)寄存器尋址 (3)單字長(zhǎng)二地址指令 (4)操作碼字段OP可以指定26=64種操作4.(1)雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器。操作碼字段可指定64種操作。 (2)RS型指令，一個(gè)操作數(shù)在通用寄存器（共16個(gè)），另一個(gè)操作數(shù)在主存中。 (3)有效地址可通過(guò)變址尋址求得，即有效地址等于變址寄存器（共16個(gè)）內(nèi)容加上位移量。5.(1)雙操作數(shù)指令 (2)23=8種尋址方式 (3)24=16種操作6.(1)直接尋址方式 (2)相對(duì)尋址方式 (3)變址尋址方式 (4)基址尋址方式 (5)間接尋址方式 (6)變址間接尋址方式7.40

28、條指令需占6位，26=64，剩余24條可作為擴(kuò)充 4種尋址方式需占2位 剩余8位作為地址OP（6）X（2） D（8） X = 00 直接尋址方式 E = D X = 01 立即尋址方式 X = 10 變址尋址方式 E = （R）+D X = 11 相對(duì)尋址方式 E = （PC）+D8.(1)50種操作碼占6位，3種尋址方式占2位OP（6）X（2） D（24）X = 00 頁(yè)面尋址方式 E = PCH-DX = 01 立即尋址方式 X = 10 直接尋址方式 E = D (2)PC高8位形成主存256個(gè)頁(yè)面，每頁(yè)個(gè)單元(3)尋址模式X = 11尚未使用，故可增加一種尋址方式。由于CPU中給定的寄

29、存器中尚可使用PC，故可增加相對(duì)尋址方式，其有效地址E = PC+D，如不用相對(duì)尋址，還可使用間接尋址，此時(shí)有效地址E = （D）。當(dāng)位移量變成23位時(shí)，尋址模式變成3位，可有更多的尋址方式。12.(1)寄存器 (2)寄存器間接(3)立即(4)直接(5)相對(duì)、基值、變址第五章1. IR、AR、DR、AC2. STA R1，(R2)PC0, G, ARiR/=RDR0, G, ARiR20, G, ARiR10, G, DRiR/=WPC->ARM->DRDR->IRR2->ARR1->DRDR->M3. LDA (R3), R0R30, G, ARiR/=R

30、DR0, G, R0iPC->ARM->DRDR->IRR3->ARM->DRDR->R0 4. 5.節(jié)拍脈沖T1，T2，T3的寬度實(shí)際上等于時(shí)鐘脈沖的周期或是它的倍數(shù)。此處T1 = T2 = 200ns, T3 = 400ns，所以主脈沖源的頻率應(yīng)為。 為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫出了題目要求的邏輯電路圖與時(shí)序信號(hào)關(guān)系圖。根據(jù)時(shí)序信號(hào)關(guān)系，T1，T2，T3三個(gè)節(jié)拍脈沖的邏輯表達(dá)式如下： T1用與門實(shí)現(xiàn)，T2和T3則用C2的端和C1的Q端加非門實(shí)現(xiàn)，其目的在于保持信號(hào)輸出時(shí)延時(shí)間的一致性并與環(huán)形脈沖發(fā)生器隔離。 6. 7

31、. M = G S3 = H+D+F S2 = A+B+H+D+E+F+G S1 = A+B+F+G C = H+D+Ey+Fy+G8. 經(jīng)分析，（d, i, j）和（e, f, h）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a, b, c, g四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下： 9. P1 = 1，按IR6、IR5轉(zhuǎn)移 P2 = 1，按進(jìn)位C轉(zhuǎn)移10. (1)將C，D兩個(gè)暫存器直接接到ALU的A，B兩個(gè)輸入端上。與此同時(shí)，除C，D外，其余7個(gè)寄存器都雙向接到單總線上。 (2) 11. (1)假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有4

32、個(gè)轉(zhuǎn)移條件，故該字段為4位。下地址字段為9位，因?yàn)榭卮嫒萘繛?12單元。微命令字段則是（48-4-9）=35位。 (2)對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對(duì)應(yīng)下地址字，P字段即為判別測(cè)試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1），其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。就是說(shuō)，此處微指令的后繼地址采用斷定方式。 12. (1)流水線的操作周期應(yīng)按各步操作的最大時(shí)間來(lái)考慮，即流水線時(shí)鐘周期性 (2)遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第2條指令的執(zhí)行

33、，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個(gè)時(shí)鐘周期。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓。13. (1) (2) (3)14. 如上兩圖所示，執(zhí)行相同的指令，在8個(gè)單位時(shí)間內(nèi)，流水計(jì)算機(jī)完成5條指令，而非流水計(jì)算機(jī)只完成2條，顯然，流水計(jì)算機(jī)比非流水計(jì)算機(jī)有更高的吞吐量。15. 證：設(shè)n條指令，K級(jí)流水，每次流水時(shí)間則用流水實(shí)現(xiàn) Tp = K+(n-1) 非流水實(shí)現(xiàn) Ts = Knn->時(shí)， n=1時(shí)， ， 則可見n>1時(shí)Ts>Tp，故流水線有更高吞吐量16.(1)寫后讀 RAW (2)讀后寫 WAR (3)寫后寫 WAW17.

34、(1) (2) 第六章1. 單總線結(jié)構(gòu)：它是一組總線連接整個(gè)計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過(guò)這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點(diǎn)是允許I/O設(shè)備之間或I/O設(shè)備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權(quán)，不需要CPU干預(yù)信息的交換。所以總線資源是由各大功能部件分時(shí)共享的。單總線的缺點(diǎn)是由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負(fù)載很重，可能使其吞量達(dá)到飽和甚至不能勝任的程度。故多為小型機(jī)和微型機(jī)采用。 雙總線結(jié)構(gòu)：它有兩條總線，一條是內(nèi)存總線，用于CPU、內(nèi)存和通道之間進(jìn)行數(shù)據(jù)傳送；另一條是I/O總線，用于多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送。其結(jié)構(gòu)如圖所

35、示。雙總線結(jié)構(gòu)中，通道是計(jì)算機(jī)系統(tǒng)中的一個(gè)獨(dú)立部件，使CPU的效率大為提高，并可以實(shí)現(xiàn)形式多樣而更為復(fù)雜的數(shù)據(jù)傳送。雙總線的優(yōu)點(diǎn)是以增加通道這一設(shè)備為代價(jià)的，通道實(shí)際上是一臺(tái)具有特殊功能的處理器，所以雙總線通常在大、中型計(jì)算機(jī)中采用。 三總線結(jié)構(gòu)：即在計(jì)算機(jī)系統(tǒng)各部件之間采用三條各自獨(dú)立的總線來(lái)構(gòu)成信息通路。這三條總線是：內(nèi)存總線，輸入/輸出（I/O）總線和直接內(nèi)存訪問(wèn)（DMA）總線，如圖所示。內(nèi)存總線用于CPU和內(nèi)存之間傳送地址、數(shù)據(jù)的控制信息；I/O總線供CPU和各類外設(shè)之間通訊用；DMA總線使內(nèi)存和高速外設(shè)之間直接傳送數(shù)據(jù)。一般來(lái)說(shuō)，在三總線系統(tǒng)中，任一時(shí)刻只使用一種總線；但若使用多入口

36、存儲(chǔ)器，內(nèi)存總線可與DMA總線同時(shí)工作，此時(shí)三總線系統(tǒng)可以比單總線系統(tǒng)運(yùn)行得更快。但是三總線系統(tǒng)中，設(shè)備到不能直接進(jìn)行信息傳送，而必須經(jīng)過(guò)CPU或內(nèi)存間接傳送，所以三總線系統(tǒng)總線的工作效率較低。 2. (1)簡(jiǎn)化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線是由總線接口代替了專門的I/O接口，由總線規(guī)范給出了傳輸線和信號(hào)的規(guī)定，并對(duì)存儲(chǔ)器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作CPU插件、存儲(chǔ)器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。 (2)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3

37、)系統(tǒng)擴(kuò)充性好。一是規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒有嚴(yán)格的限制。這就使系統(tǒng)擴(kuò)充既簡(jiǎn)單又快速可靠，而且也便于查錯(cuò)。 (4)系統(tǒng)更新性能好。因?yàn)镃PU、存儲(chǔ)器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設(shè)計(jì)恰當(dāng)，可以隨時(shí)隨著處理器芯片以及其他有關(guān)芯片的進(jìn)展設(shè)計(jì)新的插件，新的插件插到底板上對(duì)系統(tǒng)進(jìn)行更新，而這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改。3. “A”的ASCII碼為41H = 01000001B，1的個(gè)數(shù)為偶數(shù)，故校驗(yàn)位為0；“8”的ASCII碼為38H = 0

38、0111000B，1的個(gè)數(shù)為奇數(shù)，故校驗(yàn)位為1。 4.5. 6. 7. 8.C9.B、A、C10.A11.D12.A13.14.D、C、A、B15.B、A、E、D、C16.C、A、B、D、E17. PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充

39、性和兼容性，允許多條總線并行工作。18. 分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。 19.總線的一次信息傳送過(guò)程，大致可分為：請(qǐng)求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 20. 70*8 = 560MHz/s第七章1D2C、D、C、A3(1)32*12*2 = 768字節(jié) (2)3000*12*16 = 57

40、6000位 = 72000字節(jié) (3) (4)50*(11+1)*(32+6)*(16+4)*(12+4) = 7.3MHz4(1)80*25*1 = 2000B80*25*60 = 1.2*105字符/s帶寬>1.2*105字符/s (2)60*(7+1)*(80+34)*(7+1)*(25+7) = 14MHz點(diǎn)計(jì)數(shù)器: 8字計(jì)數(shù)器: 114行計(jì)數(shù)器: 8排計(jì)數(shù)器: 32 (3)562*40*9*512 = 360KB7設(shè)讀寫一塊信息所需總時(shí)間為tB，平均找道時(shí)間為ts，平均等待時(shí)間為tl，讀寫一塊信息的傳輸時(shí)間為tm，則 tB = ts+tl+tm 假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率 = rN個(gè)字/秒。 又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在秒的時(shí)間中傳輸完畢。 tl是磁盤旋轉(zhuǎn)半周的時(shí)間，tl = （1/2r）秒。由此可得： 8(1)275*12288*4 = 12.89MB (2) (3) (4) (5)此地址格式表示有4臺(tái)磁盤，每臺(tái)有4個(gè)記錄面，每個(gè)記錄面最多可容納512個(gè)磁道，每道有16個(gè)扇區(qū)。910360轉(zhuǎn)/分 = 60轉(zhuǎn)/秒 = 60道/秒60道/秒*15扇區(qū)/道*512B/扇區(qū) = 450KB/秒寫入4096B需時(shí)：由于找道時(shí)間