【圖文】集成電路設(shè)計(jì)與制造工藝概述(精)

1、概要介紹主要設(shè)計(jì)和基本工藝硅晶圓與晶圓片晶圓制造的三大制造階段芯片制造測(cè)試/揀選一.集成電路設(shè)計(jì)主要分類。按設(shè)計(jì)途徑分：正向設(shè)計(jì)、反向設(shè)計(jì)O按設(shè)計(jì)內(nèi)容分：邏輯設(shè)計(jì)、電路設(shè)計(jì)工藝設(shè)計(jì)、版圖設(shè)計(jì)硅片制備繪制總圏工藝設(shè)計(jì)（如原材料選擇，設(shè)計(jì)工藝參數(shù)、工藝方案，確 定工藝條件、工藝流程）.如有成熟的工藝，就根據(jù)電路的性能要 求選擇合適的工藝加以修改、補(bǔ)充或組合。O這里所說(shuō)的工藝條件包含源的種類、溫度、時(shí)間、流量.注入劑星 和能量、工藝參數(shù)及檢測(cè)手段等內(nèi)容。計(jì)， 由,根據(jù)電路及現(xiàn)有工藝條件，經(jīng)模擬驗(yàn)證再O正向設(shè)計(jì)的設(shè)計(jì)流程為：根據(jù)功能要求畫出系統(tǒng)框圖，劃分成子系 統(tǒng)（功能塊）進(jìn)行邏輯設(shè)計(jì)，由邏輯圏或功能

2、塊功能要求進(jìn)行電路設(shè)反向設(shè)計(jì)（也稱逆向設(shè)計(jì)）的設(shè)計(jì)流程為：O第一步，提取橫向尺寸。主要內(nèi)容：打開(kāi)封裝放大、照相提取復(fù)合 版圖，拼復(fù)合版圖提取電路圖、器件尺寸和設(shè)計(jì)規(guī)則電路模擬、驗(yàn) 證所提取的電路畫版圖。O第二步，提取縱向尺寸。用掃描電鏡等提取氧化層厚度、金屬膜厚度、多晶硅厚度、結(jié)深、基區(qū)寬度等縱向尺寸和縱向雜質(zhì)分布。放大倍數(shù)、特征頻率等。逆向設(shè)計(jì)在提取縱向尺寸和測(cè)試產(chǎn)品的電學(xué)參數(shù)的基礎(chǔ)上確定工藝參數(shù),制訂工藝條件和工藝流程。03工藝設(shè)計(jì)第三電學(xué)01互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一 層版圖用不同的圖案來(lái)表示。版圖與所采用的制備工藝 緊密相關(guān)。制版的目的就是產(chǎn)生一套分層的版圖掩模，

3、為將來(lái)進(jìn)行圖形轉(zhuǎn)移，即將設(shè)計(jì)的版圖轉(zhuǎn)移到硅片上去做準(zhǔn)備。設(shè)計(jì)與工藝制造之間的接口是版圖。版圖是一組相N阱工藝CMOS反相器版圖4.6.1棍圖與版圖的關(guān)系1 oxkitiSUB STRATHPNMOSW(Width)L ( Length )N阱工藝CMOS反相器版在版圖設(shè)計(jì)中，要遵守版圖設(shè)計(jì)規(guī)則。所謂版圖設(shè)計(jì)規(guī)則，是 指為了保證電路的功能和一定的成品率而提出的一組最小尺寸， 如最小線寬、最小可開(kāi)孔、線條間的最小間距、最小套刻間距等。設(shè)計(jì)規(guī)則是集成電路設(shè)計(jì)與制造的橋梁。如何向電路設(shè)計(jì)及版 圖設(shè)計(jì)工程師精確說(shuō)明工藝線的加工能力，就是設(shè)計(jì)規(guī)則描述的內(nèi)容。 這些規(guī)定是以掩膜版各層幾何圖形的寬度.間距及重

4、疊量 等最小容許值的形式出現(xiàn)的。設(shè)計(jì)規(guī)則本身并不代表光刻、化學(xué)腐蝕、對(duì)準(zhǔn)容差的極限尺寸，它所代表的是容差的要求?？紤]器件在正常工作的條件下，根據(jù)實(shí)際工藝水平（包括光刻特性、刻蝕 能力.對(duì)準(zhǔn)容差等）和成品率要求,給出的一組同一工 藝層及不同工藝層之間幾何尺寸的限制，主要包括線寬、間距.覆蓋、露頭、凹口、面積等規(guī)則，分別給出它們 的最小值，以防止掩膜圖形的斷裂.連接和一些不良物理效應(yīng)的出現(xiàn)。二.集成電路制造基本工藝O在半導(dǎo)體器件中廣泛使用各種薄膜，例如：作為器件工 作區(qū)的外延薄膜;實(shí)現(xiàn)定域工藝的掩蔽膜;起表面保護(hù)、 鈍化和隔離作用的絕緣介質(zhì)薄膜；作為電極引線和柵電 極的金屬及多晶硅薄膜等。指在晶圓

5、表面形成薄膜 的加工工藝。這些薄膜 可以是絕緣體、半導(dǎo)體 或?qū)w。它們由不同材 料組成.是使用多種工 藝生產(chǎn)或淀積的。薄膜集成電路中的光刻是 把掩模版上的圖形轉(zhuǎn) 換到硅片表面上的-種工摻雜就是用入為的方法. 將所需要的雜質(zhì).以一 定的方式摻入到半導(dǎo)體 基片規(guī)定的區(qū)域內(nèi).并 達(dá)到規(guī)定的數(shù)量和符合 要求的分布。摻雜 熱處理熱處理是簡(jiǎn)單地將晶 圓加熱和冷卻來(lái)達(dá)到特定結(jié)果的工藝過(guò)程。熱處理過(guò)程中晶圓上沒(méi)有增加或減去任何 物質(zhì).另外，會(huì)有一些污染物和水汽從晶 圓上蒸發(fā)。1 薄膜制O制作薄膜的材料很多：半導(dǎo)體材料如硅和碑化掾；金屬材料有金和鋁；無(wú)機(jī)絕緣材料二氧化硅、磷硅玻璃、氮化硅、三氧化二鋁;半絕緣材料

6、多晶硅和非晶硅等。此 外，還有目前已用于生產(chǎn)并有著廣泛前途的聚酰亞胺類 有機(jī)絕緣樹(shù)脂材料等。O制備這些薄膜的方法很多”概括起來(lái)可分為間接生長(zhǎng)（如氣相外延、熱氧化和化學(xué)氣相淀積）和直接生長(zhǎng)（如真空蒸發(fā)、濺射和涂敷等）兩類。金屬化工藝主要是完成電極、焊盤和互連線的制備。用于金屬化工藝的材料有金屬鋁.鋁硅合金、鋁銅合金，重?fù)诫s多晶硅和難熔金屬硅化物等。金屬化工藝是一種物理氣相淀積，需要在高真空系統(tǒng)中進(jìn)行，常用的方法有真空蒸發(fā)法和濺射法。a）淀積一層金屬鋁（b）刻蝕不需要的鋁金屬化工藝氧化工藝就是制備二氧化硅（SiO2）層。二氧化硅是一種十分 理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟

7、酸發(fā)生化學(xué)反應(yīng)。它在集成電路加工工藝中有許多作用，（丄） 在MOS電路中作為MOS器件的絕緣柵介質(zhì)，是MOS器件的組成 部分；（2）擴(kuò)散時(shí)的掩蔽層，離子注入的阻擋層（有時(shí)與光刻 膠、SS3N4層一起使用）；（3）作為集成電路的隔離介質(zhì)材料;（4）作為電容器的絕緣介質(zhì)材料；（5）作為多層金屬互連層之間的介質(zhì)材料；（6）作為對(duì)器件和電路進(jìn)行鈍化的鈍化層材料。氧化工藝有熱氧化法、化學(xué)氣相淀積法、熱分解淀積法和濺射法。2光刻與刻蝕（圖形轉(zhuǎn)換）3摻雜、 將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)以達(dá)到改變半導(dǎo)體電學(xué)性 質(zhì)，形成PN結(jié)、電阻.歐姆接觸等。摻雜工藝分?jǐn)U散和離子注入 兩種。1.擴(kuò)散擴(kuò)散摻雜就是利用原子在高

8、溫下的擴(kuò)散運(yùn)動(dòng)，使雜質(zhì)原子從 濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一定的分布，所以也稱為擴(kuò) 散摻雜。一般施主雜質(zhì)（C）腐蝕（d）去膠元素有磷（P）、碑（As）等，受主雜質(zhì) 元素有硼（B）、錮（C）等。摻雜后硅中的雜質(zhì)濃度大小與分布是溫度和時(shí)間的函數(shù)，所以控制溫度和擴(kuò)散時(shí)間是保證質(zhì)量的兩大要素。2.離子注入離子注入搆雜分為兩個(gè)步驟：離子注入和退火再分布。離子注 入是通過(guò)高能離子束轟擊硅片表面，在摻雜窗口處，雜質(zhì)離子被 注入硅本體，在其他部位，雜質(zhì)離子被硅表面的保護(hù)層屏蔽，完 成選擇摻雜的過(guò)程。進(jìn)入硅中的雜質(zhì)離子在一定的位置形成一定 的分布。由于高能粒子的撞擊，導(dǎo)致硅結(jié)構(gòu)的晶格發(fā)生損傷。為恢復(fù)晶 格損傷，在離子注入后要進(jìn)行退火處理，根據(jù)注入的雜質(zhì)數(shù)量不 同，退火溫度在450C-950C之間，摻雜濃度大則退火溫度高,反之則低。在退火的同時(shí)，摻入的雜質(zhì)同時(shí)向硅體內(nèi)進(jìn)行再分布, 如果需要，還要進(jìn)行后續(xù)的高溫處理以獲得所需的結(jié)深和分布。自對(duì)準(zhǔn)工藝(c)去掉不需要的薄 二氧化硅(d)利用自(b)加工多晶硅1.退火：指在離子注入制程后進(jìn)行的熱處理，溫度在1000C左右，以修復(fù)摻雜原子的注入所造成的晶圓損傷。2.金屬導(dǎo)線在晶圓上制成后熱處理：為確保良好的導(dǎo)電性，金屬會(huì)在450C熱處理后與晶圓