半導體測試基礎要點

1、第1章半導體測試基礎第1節(jié)基礎術語描述半導體測試的專業(yè)術語很多，這里只例舉部分基礎的:需要被實施測試的半導體器件通常叫做DUT （Device Under Test,我們常簡稱被測器 件）,或者叫 UUT （ Unit Under Test） 0首先我們來看看關于器件弓I腳的常識數(shù)字電路期間的引腳分為信號、電源和"地三部分。信號腳，包括輸入、輸出、三態(tài)和雙向四類,輸入：在外部信號和器件內(nèi)部邏輯之間起緩沖作用的信號輸入通道；輸入管腳感應其上的電壓并將它轉(zhuǎn)化為內(nèi)部邏輯識別的 0電平。輸出：在芯片內(nèi)部邏輯和外部環(huán)境之間起緩沖作用的信號輸出通道；輸出管腳提 供正確的邏輯 0或 1的電壓，并提

2、供合適的驅(qū)動能力（電流）。三態(tài)：輸出的一類，它有關閉的能力（達到高電阻值的狀態(tài)）。雙向：擁有輸入、 輸出功能并能達到高阻態(tài)的管腳。電源腳，電源和地統(tǒng)稱為電源腳，因為它們組成供電回路,有著與信號引腳不同 的電路結構。VCC ： TTL器件的供電輸入引腳。VDD : CMOS器件的供電輸入弓|腳。VSS為VCC或VDD提供電流回路的引腳。GND：地，連接到測試系統(tǒng)的參考電位節(jié)點或VSS為信號引腳或其他電路節(jié)點提供 參考0電位；對于單一供電的器件，我們稱VSS為GND。2 .測試程序半導體測試程序的目的是控制測試系統(tǒng)硬件以一定的方式保證被測器件達到 或超越它的那些被具體定義在器件規(guī)格書里的設計指標。

3、測試程序通常分為幾個部分，如DC測試、功能測試、AC測試等。DC測試驗證電壓及 電流參數(shù)；功能測試驗證芯片內(nèi)部一系列邏輯功能操作的正確性；AC測試用以保證芯片能 在特定的時間約束內(nèi)完成邏輯操作。程序控制測試系統(tǒng)的硬件進行測試，對每個測試項給出pass或fail的結果。Pass指器件達到或者超越了其設計規(guī)格；Fail則相反，器件沒有達到設計要求，不能用于 最終應用。測試程序還會將器件按照它們在測試中表現(xiàn)出的性能進行相應的分類，這個過 程叫做 Binning 也稱為分Bin 舉個例子，一個微處理器，如果可以在150MHz下 正確執(zhí)行指令，會被歸為最好的一類，稱之為Bin 1 ;而它的某個兄弟，只能

4、在 100MHz下做同樣的事情，性能比不上它，但是也不是一無是處應該扔掉，還有可以應用 的領域，則也許會被歸為Bin 2，賣給只要求100MHz的客戶。程序還要有控制外圍測試設備比如Handler和Probe的能力；還要搜集和提供摘要性 質(zhì)（或格式）的測試結果或數(shù)據(jù)，這些結果或數(shù)據(jù)提供有價值的信息給測試或生產(chǎn)工程 師，用于良率（Yield ）分析和控制。第2節(jié)正確的測試方法經(jīng)常有人問道：怎樣正確地創(chuàng)建測試程序？ 這個問題不好回答，因為對于什么是正確的或者說最好的測試方式，一直沒有一個單一明了的界定，某種情形下正確的方式對 另一種情況來說不見得最好。很多因素都在影響著測試行為的構建方式，下面我們

5、就來看 一些影響力大的因素。測試程序的用途。下面的清單例舉了測試程序的常用之處，每一項都有其特殊要求也就需要相應的 測試程序：Wafer Test測試晶圓（wafer）每一個獨立的電路單元（Die ）,這是半導體后段區(qū)分良品與不良品的第一道工序，也被稱為 Wafer Sort"、CP測試等.Package Test晶圓被切割成獨立的電路單元，且每個單元都被封裝出來后，需要經(jīng)歷此測試以驗證封裝過程的正確性并保證器件仍然能達到它的設計指標，也稱為"Final Test"、FT測試、成品測試等。Quality Assurance Test質(zhì)量保證測試，以抽樣檢測方式確保

6、Package Test執(zhí)行的正確性，即確保pass的產(chǎn)品中沒有不合格品。Device Characterization 器件特性描述,決定器件工作參數(shù)范圍的極限值。Pre/Post Burn-In在器件"Burn-in "之前和之后進行的測試，用于驗證老化過程有沒有引起一些參數(shù)的漂移。這一過程有助于清除含有潛在失效（會在使用一段間后暴 露出來）的芯片Miliary Test軍品測試，執(zhí)行更為嚴格的老化測試標準,如擴大溫度范圍，并對測試結果進行歸檔。Incoming Inspection收貨檢驗，終端客戶為保證購買的芯片質(zhì)量在應用之前進行的檢查或測試。Assembly Ve

7、rification封裝驗證，用于檢驗芯片經(jīng)過了封裝過程是否仍然完好并驗證封裝過程本身的正確性。這一過程通常在FT測試時一并實施。Failure Analysis 失效分析，分析失效芯片的故障以確定失 效原因，找到影響良率的關鍵因素，并提高芯片的可靠性。測試系統(tǒng)的性能。測試程序要充分利用測試系統(tǒng)的性能以獲得良好的測試覆蓋率，一些測試方法會 受到測試系統(tǒng)硬件或軟件性能的限制。高端測試機：高度精確的時序 精確的高速測試大的向量存儲器 不需要去重新加載測試向量復合 PMU( Parametric Measurement Uni)t可進行并行測試，以減少測試時間可編程的電流加載 簡化硬件電路，增加靈活

8、性PerPin的時序和電平 簡化測試開發(fā)，減少測試時間低端測試機:低速、低精度 小的向量存儲器時間也許不能充分滿足測試需求也許需要重新加載向量，增加測試單個PMU 只能串行地進行DC測試，增加測試時間均分資源（時序/電平）增加測試程序復雜度和測試時間測試環(huán)節(jié)的成本。這也許是決定什么需要被測試以及以何種方式滿足這些測試的唯一的最重要的因 素，測試成本在器件總的制造成本中占了很大的比重，因此許多與測試有關的決定也許僅 僅取決于器件的售價與測試成本。例如，某個器件可應用于游戲機，它賣15元；而同樣 的器件用于人造衛(wèi)星，則會賣3500元。每種應用有其獨特的技術規(guī)范，要求兩種不同標準 的測試程序。350

9、0元的器件能支持昂貴的測試費用，而15元的器件只能支付最低的測試 成本。測試開發(fā)的理念。測試理念只一個公司內(nèi)部測試人員之間關于什么是最優(yōu)的測試方法的共同的觀 念，這卻決于他們特殊的要求、芯片產(chǎn)品的售價，并受他們以往經(jīng)驗的影響。在測試程 序開發(fā)項目啟動之前，測試工程師必須全面地上面提到的每一個環(huán)節(jié)以決定最佳的解決方 案。開發(fā)測試程序不是一件簡單的正確或者錯誤的事情，它是一個在給定的狀況下尋找最 佳解決方案的過程。第3節(jié)測試系統(tǒng)測試系統(tǒng)稱為ATE，由電子電路和機械硬件組成，是由同一個主控制器指揮下的電源、 計量儀器、信號發(fā)生器、模式（pattern ）生成器和其他硬件項目的集合體，用于模仿被測器

10、件將會在應用中體驗到的操作條件，以發(fā)現(xiàn)不合格的產(chǎn)品。測試系統(tǒng)硬件由運行一組指令（測試程序）的計算機控制，在測試時提供合適的 電壓、電流、時序和功能狀態(tài)給DUT并監(jiān)測DUT的響應，對比每次測試的結果和預先設 定的界限，做出pass或fail的判斷。測試系統(tǒng)的內(nèi)臟圖2-1顯示所有數(shù)字測試系統(tǒng)都含有的基本模塊，雖然很多新的測試 系統(tǒng)包含了更多的硬件，但這作為起點，我們還是拿它來介紹。"CPU是系統(tǒng)的控制中心，這里的CPU不同于電腦中的中央處理器,它由控制測試系統(tǒng)的 計算機及數(shù)據(jù)輸入輸出通道組成。許多新的測試系統(tǒng)提供一個網(wǎng)絡接口用以傳輸測試數(shù)據(jù)；計算機硬盤和Memory用來存儲本地數(shù)據(jù)；顯示

11、器及鍵盤提供了測試操作員和系統(tǒng)的接口。Basic Test System ComponentsMenioiy foiTiming,PjraHd and2tot«fnalControllerClIMMlioCroilExternal InsVumenl InterfaceLoad Bojrd witliDUTSystemPoweiNetwork ini effaceFornvittmg, Masking and MenwiyCPU 曲 h HArd Disk, Tape Drive, Keyl 伙 ISVideoTestPin ElectronicsOlivers, C«np

12、ard*Ara, Cunem Loads, etc*System1 clze ' lib rationCirc uitsSpecial Tester OpiwnsUPS and Referent e Supplies ffoff VDDr VIL VIH,VOL VOHUnitBinBox圖2-1.通用測試系統(tǒng)內(nèi)部結構DC 子系統(tǒng)包含有 DPS （ Device Power Supplies 器件供電單元）、RVS （ Referenee Voltage Supplies 參考電壓源）、PMU （ Precision Measurement Unit,精密測量單 元）。DPS為被測器件

13、的電源管腳提供電壓和電流；RVS為系統(tǒng)內(nèi)部管腳測試單元的驅(qū)動和比較電路提供邏輯0和邏輯1電平提供參考電壓，這些電壓設置包括：VIL、VIH、VOL和VOH。性能稍遜的或者老一點的測 試系統(tǒng)只有有限的RVS ,因而同一時間測試程序只能提供少量的輸入和輸出電平。這 里先提及一個概念，"tester pin",也叫做"tester channe",它是一種探針，和 Loadboard背面的Pad接觸為被測器件的管腳提供信號。當測試機的pins共享某一 資源，比如RVS ,則此資源稱為“Shared Resourceo 一些測試系統(tǒng)稱擁有 per pin的結構，

14、就是說它們可以為每一個pin獨立地設置輸入及輸出信號的電平和時序。DC子系統(tǒng)還包含PMU （精密測量單元,Precision Measurement Uni ）電路以進 行精確的DC參數(shù)測試，一些系統(tǒng)的PMU也是per pin結構，安裝在測試頭（Test Head中。（PMU我們將在后面進行單獨的講解）每個測試系統(tǒng)都有高速的存儲器稱為 pattern memory"或z/ vectormemory” 去存儲測試向量（vector或pattern ） 0 Test pattern （注:本人罵鈍，一直不知道這個pattern的準確翻譯，很多譯者將其直譯為模式，我認為有點欠妥，實際上它就

15、是一個二維的真值表；將test patter八翻譯成測試向量吧，那 vector"又如何區(qū)別？呵呵，還想聽聽大家意見）描繪了器 件設計所期望的一系列邏輯功能的輸入輸出的狀態(tài)，測試系統(tǒng)從pattern memory中 讀取輸入信號或者叫驅(qū)動信號（Drive ）的pattern狀態(tài)，通過tester pin輸送給待測 器件的相應管腳；再從器件輸出管腳讀取相應信號的狀態(tài)，與pattern中相應的輸出 信號或者叫期望（Expect）信號進行比較。進行功能測試時,pattern為待測器件提 供激勵并監(jiān)測器件的輸出，如果器件輸入與期望不相符，則一個功能失效產(chǎn)生了。有 兩種類型的測試向量一并行向量

16、和掃描向量,大多數(shù)測試系統(tǒng)都支持以上兩種向 量。Timing分區(qū)存儲有功能測試需要用到的格式、掩蓋（mask ）和時序設置等數(shù)據(jù) 和信息，信號格式（波形）和時間沿標識定義了輸入信號的格式和對輸出信號進行采 樣的時間點。Timing分區(qū)從pattern memory那里接收激勵狀態(tài)（或者 1），結合時序及信號格式等信息，生成格式化的數(shù)據(jù)送給電路的驅(qū)動部分，進 而輸送給待測器件。Special Tester Optio ns部分包含一些可配置的特殊功能，如向量生成器、存儲 器測試，或者模擬電路測試所需要的特殊的硬件結構。The Systen Clocks為測試系統(tǒng)提供同步的時鐘信號，這些信號通常運

17、行在比功 能測試要高得多的頻率范圍；這部分還包括許多測試系統(tǒng)都包含的時鐘校驗電路。第4節(jié)PMUPMU （ Precision Measurement Uni ,精密測量單元）用于精確的DC參數(shù)測量， 它能驅(qū)動電流進入器件而去量測電壓或者為器件加上電壓而去量測產(chǎn)生的電流。PMU的 數(shù)量跟測試機的等級有關，低端的測試機往往只有一個PMU ,同過共享的方式被測試通道（test channe ）逐次使用；中端的則有一組PMU，通常為8個或 16個，而一組通道往往也是8個或16個，這樣可以整組逐次使用；而高端的測試機則 會采用per pin的結構，每個channel配置一個PMU0Precision M

18、easurementUnit(PMU)DUTPinDual Limits圖2-2. PMU狀態(tài)模擬圖驅(qū)動模式和測量模式（Force and Measurement ModeS在ATE中，術語驅(qū)動（Force ） 描述了測試機應用于被測器件的一 定數(shù)值的電流或電壓，它的替代詞是Apply ,在半導體測試專業(yè)術語中，Apply和 Force都表述同樣的意思。在對PMU進行編程時，驅(qū)動功能可選擇為電壓或電流：如果選擇了電 流，貝U測量模式自動被設置成電壓；反之，如果選擇了電壓，則測量模式自動被設 置成電流。一旦選擇了驅(qū)動功能，則相應的數(shù)值必須同時被設置。馬區(qū)動線路和感知線路（Force and Se

19、nse LineS為了提升PMU驅(qū)動電壓的精確度，常使用4條線路的結構：兩條驅(qū)動線路傳輸電流，另兩條感知線路監(jiān)測我們感興趣的點（通常是DUT ）的電壓。這緣 于歐姆定律,大家知道，任何線路都有電阻，當電流流經(jīng)線路會在其兩端產(chǎn)生壓降，這樣我們給到DUT端的電壓往往小于我們在程序中設置的參數(shù)。設置兩根獨立的（不輸送電流）感知線路去檢測DUT端的電壓，反饋給電壓源，電壓源再將其與理想值進行比較，并作相應的補償和修正，以消除電流流經(jīng)線路產(chǎn)生的偏差。驅(qū)動線路和感知線路的連接點被稱作開爾文連接點。量程設置（Range Settings ）PMU的驅(qū)動和測量范圍在編程時必須被選定，合適的量程設定將保證 測試

20、結果的準確性。需要提醒的是，PMU的驅(qū)動和測量本身就有就有范圍的限制，驅(qū) 動的范圍取決于PMU的最大驅(qū)動能力,如果程序中設定PMU輸出5V的電壓而PMU 本身設定為輸出4V電壓的話，最終只能輸出4V的電壓。同理,如果電流測量的量程 被設定為1mA ,則無論實際電路中電流多大，能測到的讀數(shù)不會超過1mA。值得注意的是，PMU上無論是驅(qū)動的范圍還是測量的量程，在連接到 DUT的時候都不應該再發(fā)生變化。這種范圍或量程的變化會引起噪聲脈沖（浪涌）， 是一種信號電壓值短時間內(nèi)的急劇變化產(chǎn)生的瞬間高壓，類似于ESD的放電，會對 DUT造成損害。邊界設置（Limit Settings ）PMU有上限和下限這

21、兩個可編程的測量邊界，它們可以單獨使用（如 某個參數(shù)只需要小于或大于某個值）或者一起使用。實際測量值大于上限或小于下限 的器件，均會被系統(tǒng)判為不良品。鉗制設置（Clamp Settings ）大多數(shù)PMU會被測試程序設置鉗制電壓和電流，鉗制裝置是在測試期 間控制PMU輸出電壓與電流的上限以保護測試操作人員、測試硬件及被測器件的電Current ClampFORCE5.0 V20.0 nAMEASUREWhen forcing 5V and current limit Is 20mA, set I clamp at 25.0mA:When RL = QuT 20mAWhen RL <= 2

22、00Q. IQJJ = 25mA (clamp current)圖2-2 電流鉗制電路模擬圖當PMU用于輸出電壓時，測試期間必須設定最大輸出電流鉗制。驅(qū)動電壓時z PMU會給予足夠的必須的電流用以支持相應的電壓，對DUT的某個管腳，測試機的驅(qū)動單元會不斷增加電流以驅(qū)動它達到程序中設定的電壓值。如果此管腳對地短路（或者對其他源短路），而我們沒有設定電流鉗制，則通過它的電流會一 通道全部燒毀。直加大，直到相關的電路如探針、ProbeCard相鄰DUT甚至測試儀的圖2-3顯示PMU驅(qū)動5.0V電壓施加到250ohm負載的情況，在實際的測試 中，DUT是阻抗性負載，從歐姆定律匚U/R我們知道,其上將會

23、通過20mA的電流。器 件的規(guī)格書可能定義可接受的最大電流為25mA ,這就意味著我們程序中此電流上限邊界將會被設置為25mA ,而鉗制電流可以設置為30mA.如果某一有缺陷的器件的阻抗性負載只有l(wèi)Oohm的話，在沒有設定電流鉗制 的情況下，通過的電流將達到500mA ,這么大的電流已經(jīng)足以對測試系統(tǒng)、硬件接口及 器件本身造成損害；而如果電流鉗制設定在30mA ,則電流會被鉗制電路限定在安全的范圍內(nèi),不會超過30mA。電流鉗制邊界（Clamp ）必須大于測試邊界（Limit）上限,這樣當遇到缺陷器 件才能出現(xiàn)fail ；否則程序中會提示邊界電流過大，測試中也不會出現(xiàn)fail 了。Voltage

24、 Clampvsf=ovFor Ifocc g = 10,Q mA.When Rl = SOOnz aut = 5.(JVWhen Rl = open, Vqjt = COMPLIANCE or CLAMP voltage.圖24 .電壓鉗制電路模擬圖當pmu用于輸出電流時，測試期間則相應地需要進行電壓鉗制。電壓鉗制和電 流鉗制在原理上大同小異，這里就不再螯述了。第5節(jié)管腳電路管腳電路(The Pin Electronics,也叫 PinCard、PE、PEC 或 I/O Card )是測試系統(tǒng)資源部和待測器件之間的接口，它給待測器件提供輸入信號并接收待測器件的輸出信號。每個測試系統(tǒng)都有自己獨

25、特的設計但是通常其PE電路都會包括：提供輸入信號的驅(qū)動電路 驅(qū)動轉(zhuǎn)換及電流負載的輸入輸出切換開關電提檢驗輸出電平的電壓比較電路 與PMU的連接電路（點）可編程的電流負載還可能包括：用于高速電流測試的附加電路Per pin的PMU結構盡管有著不同的變種，但PE的基本架構還是一脈相承的，圖2-5顯示了數(shù)字測試系 統(tǒng)的數(shù)字測試通道的典型PE卡的電路結構。Pin ElectronicsFormatted VIH Logic 1)R© Driver Vector Dita(Inputs)VIL (Logie 0|KioptionalCurrentLoad |Outputs|High Speed

26、vnT0 ,Voltage %皿、 Receiver Comparators (Outputs)Fo彳至 PMU SenseCnnnpctinnY；High Speed i lout 7PMU perpinPNUFcf 惦Current | ComparatorsC 八MnorNcycVREF;forcp !optional >optional圖 2-5.典型的 Pin Electronics1. 驅(qū)動單元(The Driver)驅(qū)動電路從測試系統(tǒng)的其他相應環(huán)節(jié)獲取格式化的信號，稱為 FDATA ,當FDATA通過驅(qū)動電路，從參考電壓源(RVS)獲取的VIL/VIH參考電平被施加到 格式

27、化的數(shù)據(jù)上。如果FDATA命令驅(qū)動單元去驅(qū)動邏輯0 ,則驅(qū)動單元會驅(qū)動VIL參考電 壓；VIL (Voltage In Low )指施加到DUT的in put管腳仍能被DUT內(nèi)部電路識別為邏輯0 的最高保證電壓。如果FDATA命令驅(qū)動單元去驅(qū)動邏輯1 ,則驅(qū)動單元會驅(qū)動VIH參考電壓； VIH( Voltage In High )指施加到DUT的in put管腳仍能被DUT內(nèi)部電路識別為邏輯1的 最低保證電壓。F1場效應管用于隔離驅(qū)動電路和待測器件，在進行輸入-輸出切換時充當快速開關角色。當測試通道被程序定義為輸入(In put),場效應管F1導通，開關(通常是 繼電器)K1閉合，使信號由驅(qū)動

28、單元(Driver)輸送至DUT ;當測試通道被程序定義為輸出 (Output)或不關心狀態(tài)(d。n't care) , Fl截止，KI斷開,則驅(qū)動單元上的信號無法傳送到 DUT ±0 F1只可能處于其中的一種狀態(tài)，這樣就保證了驅(qū)動單元和待測器件同時向同一個 測試通道送出電壓信號的I/O沖突狀態(tài)不會出現(xiàn)。2. 電流負載單元(Current Load)電流負載他叫動態(tài)負載)在功能測試時連接到待測器件的輸出端充當負載的角色, 由程序控制，提供從測試系統(tǒng)到待測器件的正向電流或從待測器件到測試系統(tǒng)的負向電 流。電流負載提供 IOH( Current Output High)和 IOL

29、( Current Output Low)o IOH 指 當待測器件輸出邏輯1時其輸出管腳必須提供的電流總和；IOL則相反，指當待測器件輸 出邏輯0時其輸出管腳必須接納的電流總和。當測試程序設定了 IOH和IOL, VREF電壓就設置了它們的轉(zhuǎn)換點。轉(zhuǎn)換點決定 了 IOH起作用還是IOL起作用：當待測器件的輸出電壓高于轉(zhuǎn)換點時，IOH提供電流；當 待測器件的輸出電壓低于轉(zhuǎn)換點時，IOL提供電流。F2和F1 一樣，也是一個場效應管，在輸入-輸出切換時充當高速開關，并隔離F2導通，允電流負載電路和待測器件。當程序定義測試通道為輸出，則 許輸出正向電流或抽取反向電流；當定義測試通道為輸入，則F2截止

30、，將負載電路和待測 器件隔離。電流負載在三態(tài)測試和開短路測試中也會用到。3. 電壓比較單元(Voltage Receiver)電壓比較器用于功能測試時比較待測器件的輸出電壓和RVS提供的參考電壓。 RVS為有效的邏輯1( VOH )和邏輯0( VOL )提供了參考：當器件的輸出電壓等于或小于 VOL ,則認為它是邏輯0 ；當器件的輸出電壓等于或大于VOH ,則認為它是邏輯1；當它大 于VOL而小于VOH ,則認為它是三態(tài)電平或無效輸出。4. PMU 連接點(PMU Connection)當PMU連接到器件管腳，K1先斷開，然后K2閉合，用于將PMU和 Pin Electrics卡的I/O電路隔離開來。5. 高速電流比較單元(High Speed Current Comparators相對于為每個測試通道配置 PMU ,部分測試系統(tǒng)提供了快速測量小電流的另一種方法，這就是可進行快速漏電流（Le