ADS8344及其在電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)中的應用

1、ads8344及其在電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)中的應用互感器主要用于電力系統(tǒng)基本參數(shù)的測量,同時為電力系統(tǒng)的計量 庇護與監(jiān)控單元提供信號 隨著電力系統(tǒng)輸量的增長和電網(wǎng)等級的提高,基于電磁式原理的傳統(tǒng)互感器慢慢不能滿足電力系統(tǒng)飛快進展的需要,展現(xiàn)出一系列自身難以克服的缺陷 隨著信息技術(shù)和計算機技術(shù)的高速進展,數(shù)字信號處理技術(shù)已逐漸成為一門主流技術(shù),并在許多領(lǐng)域得到廣泛應用 再加上光纖通信技術(shù)和傳感技術(shù)的日趨成熟完美,使得研制新型的電力互感器成為可能 本文介紹的式互感器是運用rogowski線圈測量?利用電容分壓原理測量電壓,采納高速低耗a/d芯片和處理器完成高壓側(cè)數(shù)據(jù)的實時處理,再經(jīng)e/o變

2、換,以光纖作為信號傳輸媒質(zhì),把高壓側(cè)轉(zhuǎn)換的脈沖信號傳輸?shù)降蛪簜?cè)舉行測量庇護的混合型電子式光電組合互感器1 電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)電子式互感器高壓側(cè)數(shù)據(jù)處理系統(tǒng)主要由信號預處理 a/d轉(zhuǎn)換 dsp主控和e/o轉(zhuǎn)換四部分組成 信號預處理部分接收各種傳感頭測量的模擬信號并對其舉行一些預處理 比如:rogowski線圈感應的電動勢需經(jīng)一積分器變換成與一次電流同相位成正比的電壓信號;傳感頭測量的模擬信號必需經(jīng)過調(diào)壓,且要考慮一定的裕度,使其符合a/d芯片模擬通道的允許輸入范圍 a/d轉(zhuǎn)換部分主要是在dsp主控芯片的控制下實時將模擬信號變換成數(shù)字信號 e/o轉(zhuǎn)換部分是將數(shù)字信號經(jīng)過調(diào)制變成光脈沖信

3、號,然后由光纖傳輸?shù)降蛪簜?cè)2 ads8344的主要特點2.1 ads8344的結(jié)構(gòu)特點ads8344是一個高速 低功耗 16位逐次靠近型,采納2.7v至5v單電源供電,最大采樣速率為100khz,信噪比達84db?帶有串行接口,它包含8個單端模擬輸入通道(ch0ch7)?也可合成為4個差分輸入 100khz時的典型功耗為10mv 參考電壓vref的范圍從500mv到vcc,相應的每個模擬通道的輸入從0v到vref 自帶采樣/保持功能,采納20引腳qsdp封裝或20引腳ssop封裝,工作溫度范圍為-40+85 該芯片適合應用在電池供電系統(tǒng)(如個人數(shù)字助理 移動通信)和測試裝置中ads8344主要

4、由多路轉(zhuǎn)換開關(guān) 采樣/保持器 參考電壓 a/d轉(zhuǎn)換器 控制規(guī)律和逐次靠近寄存器(sar)等部分組成,其內(nèi)部結(jié)構(gòu)原理1所示2.2 ads8344的引腳羅列及解釋ads8344的引腳羅列2所示,各引腳解釋如下:ch0ch7:模擬輸入通道的輸入端,8個單端模擬輸入通道可合用為雙端差分輸入,全部通道的輸入范圍從0v到+vref,未用的輸入通道應接gnd以避開噪聲輸入com:模擬輸入的參考地,單端輸入通道的零地位點,挺直接地或接地電位參考點shdn:掉電控制位,當為低時,芯片切換到低功耗掉電模式+vcc:電源輸入端,范圍為+2.7v+5vdout:串行數(shù)據(jù)輸出端,在dclk的下降沿時數(shù)據(jù)輸出,當cs為高

5、時,輸出為高阻態(tài)din:串行數(shù)據(jù)輸入端,當cs為低時,數(shù)據(jù)在dclk的升高沿被鎖存dclk:外部時鐘輸入端,該外部時鐘打算了芯片的轉(zhuǎn)換率(fdclk=24fsample)cs:片選端,為低電平常,選中該芯片gnd:參考地vref:參考電源輸入端busy:模數(shù)轉(zhuǎn)換狀態(tài)輸出引腳 當舉行模數(shù)轉(zhuǎn)換時,該引腳輸出低電平,當busy端產(chǎn)生一下降沿時,表示模數(shù)轉(zhuǎn)換結(jié)束,數(shù)據(jù)輸出有效2.3 ads8344的工作特點ads8344的控制寄存器是一個8位只寫寄存器,數(shù)據(jù)從din引腳輸入,當微機讀取完上次轉(zhuǎn)換結(jié)果時,下一個轉(zhuǎn)換通道的控制字節(jié)就寫到了din引腳,需要8個dclk時鐘才干將完整的控制信息寫到控制寄存器

6、控制寄存器各位功能解釋如下:s:控制字節(jié)的開頭位,為高時才表示輸入的字節(jié)有效a2a0:模擬輸入通道挑選位sgl/dif:模擬通道輸入方式挑選位 當為高時,為單端輸入;為低時,為雙端差分輸入pd1pd0:功率管理挑選位(1)模擬通道的輸入方式ads8344的8個模擬輸入通道可以設(shè)置成單端輸入或差分輸入 單端輸入時,各個模擬通道均輸入+in信號,而從com引腳接入-in信號 雙端差分輸入時,通道cho和ch4 ch1和ch5 ch2和ch6 ch3和ch7組合成差分輸入 當芯片進入保持階段時,+in和-in的差分輸入信號送到內(nèi)部的陣列上 -in輸入的電壓范圍為-0.2v+1.25v,+in輸入電壓

7、范圍為-0.2v到+vcc+0.2v 例如:若參考基準電壓為1.25v, 而com引腳接地,則單端輸入通道的電壓范圍為0v+1.25v;若基準輸入電壓為3.3v,而com引腳接+0.5v,則單端輸入通道的輸入電壓范圍為+0.5v +3.8v(2)功率管理方式ads8344提供了靈便的功率管理模式,允許用戶在給定的通過率下獲得最佳的功率性能,可以通過對控制寄存器功率位pd0和pd1的編程設(shè)置來舉行芯片的功耗管理 pd0=0,pd1=0時為自動關(guān)斷模式 在這種模式下,ads8344在每次轉(zhuǎn)換結(jié)束時自動進入低功耗模式,當下一次轉(zhuǎn)換開頭時,芯片立刻所有上電,不需要額外的延時,并且第一次轉(zhuǎn)換是有效的;p

8、d0=0,pd1=1時為內(nèi)部時鐘模式;pd0=1,pd1=0時為預留模式;pd0=1,pd1=1時為徹低功率模式,這種模式下的芯片總是上電的(3)時鐘方式ads8344可以由內(nèi)部時鐘執(zhí)行逐次轉(zhuǎn)換,也可以由外部時鐘來執(zhí)行,而在這兩種模式下,都是由外部時鐘來控制芯片數(shù)據(jù)的輸入/輸出 假如用戶想更換芯片的時鐘模式,則在芯片轉(zhuǎn)換到新的模式之前需要一個額外的轉(zhuǎn)換周期,由于pd0和pd1功率管理挑選位必需在時鐘模式轉(zhuǎn)換前被提前寫入到ads8344的控制寄存器在外部時鐘模式下,外部輸入時鐘不僅控制了數(shù)據(jù)輸入/輸出芯片,而且也打算了a/d芯片的轉(zhuǎn)換速率 在內(nèi)部時鐘模式下,ads8344芯片自行產(chǎn)生時鐘信號,這

9、樣所銜接的微機就不需產(chǎn)生sar的轉(zhuǎn)換時鐘,轉(zhuǎn)換結(jié)果可以便利地輸出到微機3 ads8344的典型應用本文介紹的電子式互感器高壓側(cè)數(shù)據(jù)采集系統(tǒng)采納tms 320lc545作為主控芯片,選用ads8344芯片實現(xiàn)對傳感頭輸出的各路模擬信號的實時采集和模數(shù)變換 高壓側(cè)數(shù)據(jù)處理系統(tǒng)的主要工作流程是:接收傳感頭輸出的模擬信號并舉行預處理,然后送到a/d芯片轉(zhuǎn)換成數(shù)字信號,最后經(jīng)過e/o變換成光信號輸出到光纖傳輸系統(tǒng)tms320lc545是16位定點低功耗的數(shù)字處理器,工作電壓為+3.3v,片內(nèi)ram為6kb,片外rom為48kb,內(nèi)含一個標準串行口和一個緩沖串行口 兩者的接口設(shè)計3所示 tms320lc5

10、45的串行端口用內(nèi)部的clkx?串行時鐘 和fsx(幀同步時鐘)配置為突發(fā)模式下工作,串行口寄存器spc設(shè)置如下:fo=0,串行口發(fā)送和接收數(shù)據(jù)都是16位;fsm=1,串行口工作在字符組方式,每發(fā)送/接收一個字都要求一個幀同步脈沖fsx/fsr;mcm=0,clkx采納外部時鐘,該外部時鐘由低壓側(cè)通過光纖送上來,可確保高 低壓側(cè)時鐘全都;txm=1,將fsx設(shè)置成輸出,每次發(fā)送數(shù)據(jù)時由片內(nèi)產(chǎn)生一個幀同步脈沖輸出 ads8344的cs接tms320lc545的fsx和fsr,使數(shù)據(jù)輸入和輸出的幀脈沖信號均由dsp產(chǎn)生;ads8344的dclk接tms320lc545的clkx和clkr,從而使數(shù)

11、據(jù)輸入和輸出的同步時鐘均來自dsp;ads8344的busy接tms320lc545的bio,當busy產(chǎn)生下降沿信號時,則通知dsp可以開頭接收轉(zhuǎn)換結(jié)果了ads8344的串行接口時序4所示 當cs為低時,ads8344 通過din引腳接收由dsp芯片dx引腳發(fā)送過來的串行數(shù)據(jù),并寫入a/d芯片的控制寄存器,這需要8個dclk時鐘,前4個時鐘周期用于接收控制字節(jié)的開頭位和通道挑選位,當接收接下來的4個控制位時芯片同時對所選通道采樣,采樣完成后舉行模數(shù)轉(zhuǎn)換,當 busy產(chǎn)生一下降沿信號后dsp開頭接收由dout輸出的轉(zhuǎn)換結(jié)果,16位串行數(shù)據(jù)需要16個dclk時鐘,在接收串行數(shù)據(jù)的lsb位時,下一個通道的