計(jì)算機(jī)組成原理

1、1、計(jì)算機(jī)硬件的主要指標(biāo)包括（多選）ACDA.機(jī)器宇長(zhǎng)B.總線寬度C.存儲(chǔ)容量D.運(yùn)算速度2、下列哪些是計(jì)算機(jī)組成討論的問(wèn)題？ABDA.如何分析指令B.如何實(shí)現(xiàn)乘法指令C.程序編寫(xiě)規(guī)范D.如何取指令3、主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是（）ABCDA.解決CPU和主存之間的速度匹配問(wèn)題B.擴(kuò)大主存容量C.即擴(kuò)大主存容量又提高存取速度D.即擴(kuò)大主存容量又加快CPU讀取速度4、以下哪幾個(gè)部件是CPU的必要組成部分?BDA.總線B.控制單元C.存儲(chǔ)器D.算術(shù)邏輯單元5、控制器的組成部分有ABDA.程序計(jì)數(shù)器B.指令寄存器C.地址寄存器D.控制單元6、存放在存儲(chǔ)器中的數(shù)據(jù)按照訪問(wèn)AA.地址B.

2、指針C.哈希D.索引7、下列語(yǔ)句中，表述錯(cuò)誤的是CA. 1KB=1024BB. 1KB=1024*8BC. 1MB=1024KBD. 1MB=1024*1024B8、只有當(dāng)程序要執(zhí)行時(shí)，它才會(huì)將源程序翻譯成機(jī)器語(yǔ)言，而且一次只能讀取、翻譯并執(zhí)行源 程序中的一行語(yǔ)句，此程序稱(chēng)為BA.目標(biāo)程序B.解釋程序C.匯編程序D.編譯程序9、一片2MB的磁盤(pán)能存儲(chǔ)多大的數(shù)據(jù)CA. 10八16)字節(jié)B. 2A21 位C. 2 A21宇節(jié)D. 10八6字節(jié)10、對(duì)于3 2位的計(jì)算機(jī)，一個(gè)宇節(jié)由幾位組成AA. 8B. 32C.無(wú)法確定D. 161、隨著硬件技術(shù)的發(fā)展，計(jì)算機(jī)的電子器件推陳出新，各種類(lèi)型和用途的計(jì)算

3、機(jī)也是琳瑯滿目但 所有種類(lèi)計(jì)算機(jī)依然具有“存儲(chǔ)程序”的特點(diǎn)，最早提出這種概念的是BA. 巴貝奇(ChArles BABBAge )B.馮諾依曼(Von NeumAnn)C.貝爾(Bell)D. 圖靈(AlAn MAthison Turing )2、下列器件中，是16位處理器DA. Intel 80486B. Intel P6000C. Intel Core I7D. Intel 80863、以下縮寫(xiě)中，不是寄存器的是AA. CUB. MQC. IRD. ACC4、現(xiàn)代的計(jì)算機(jī)結(jié)構(gòu)與典型的馮諾依曼計(jì)算機(jī)結(jié)構(gòu)的區(qū)別是現(xiàn)代計(jì)算機(jī)已轉(zhuǎn)化為以為中DA.外圍設(shè)備B.運(yùn)算器C.控制器D.存儲(chǔ)器5、匯編語(yǔ)言與

4、機(jī)器語(yǔ)言的對(duì)應(yīng)關(guān)系為CA.多對(duì)B.多對(duì)多C. 一對(duì)一D. 一對(duì)多6、計(jì)算機(jī)中那一部分負(fù)責(zé)指令譯碼？CA.輸入輸出譯碼電路B.算術(shù)邏輯單元C.控制單元D.存儲(chǔ)器譯碼電路7、當(dāng)前指令被存放在哪里？AA. IRB. MARC. PCD. MDR8、以下語(yǔ)言中哪一種在計(jì)算機(jī)上執(zhí)行最快？DA. pythonB. C+C. JAVAD.匯編語(yǔ)言9、馮諾依曼機(jī)工作方式的基本特點(diǎn)是BA.堆棧操作B.按地址訪問(wèn)并順序執(zhí)行指令C.存儲(chǔ)器按內(nèi)容選擇地址D.無(wú)正確答案10、以下哪個(gè)術(shù)語(yǔ)不是用來(lái)評(píng)價(jià)CPU的性能BA. MIPSB. MARC. CPID. FLOPS11、計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件，軟件組成的多級(jí)層次結(jié)構(gòu)，

5、它在各個(gè)層次上可以抽象為不同的機(jī) 器，通?？沙橄鬄槲⒊绦驒C(jī)器MO （微指令系統(tǒng)）、傳統(tǒng)機(jī)器M1 （機(jī)器語(yǔ)言機(jī)器）、虛擬機(jī) 器M2 （操作系統(tǒng)機(jī)器）、虛擬機(jī)器M3 （匯編語(yǔ)言機(jī)器）、虛擬機(jī)器M4 （高級(jí)語(yǔ)言機(jī) 器），其中微程序機(jī)器MO （微指令系統(tǒng)）的執(zhí)行的功能是：AA.由硬件直接執(zhí)行微指令B.用匯編程序翻譯成機(jī)器語(yǔ)言程序C.用機(jī)器語(yǔ)言解釋操作系統(tǒng)D.用微程序解釋機(jī)器指令速度12計(jì)算機(jī)系統(tǒng)中有很多條指令，不同指令主機(jī)完成一條指令的過(guò)程也不盡相同，以下是某指令的執(zhí)行過(guò)程.CA.存數(shù)指令B.乘法指令C.取數(shù)指令D.加法指令13、計(jì)算機(jī)的運(yùn)算速度與許多因素有關(guān)，如機(jī)器的主頻、執(zhí)行什么樣的操作等。MIP

6、S是衡量 計(jì)算機(jī)運(yùn)行速度普遍采用的計(jì)量單位。假想，機(jī)器A每秒能執(zhí)行200萬(wàn)條指令，記做2MIPS， 機(jī)器B每秒能執(zhí)行500萬(wàn)條指令，記做5MIPS。在這兩臺(tái)機(jī)器上，運(yùn)行同一程序時(shí)，兩條機(jī)器 上所用時(shí)間BA. B機(jī)器用的時(shí)間短B.無(wú)法確定C. A機(jī)器用的時(shí)間短D. A機(jī)器B機(jī)器所用時(shí)間相同14、計(jì)算機(jī)硬件的主要指標(biāo)包括（多選）ACDA.機(jī)器宇長(zhǎng)B.總線寬度C.運(yùn)算度D.存儲(chǔ)容量15、（ 1 ）按摩爾定律，微芯片上集成的晶體管數(shù)目每3年翻（4 ）倍。（2）世界上第一個(gè)8位通用微處理器是（1974）年問(wèn)世的（答案格式如：1964 ）。第一臺(tái)微型 計(jì)算機(jī)（舊MPC）是（1979）年問(wèn)世的（答案格式如：

7、1964）。1、相對(duì)于單總線結(jié)構(gòu)，多總線結(jié)構(gòu)解決了 速度不匹配的問(wèn)題。BA.地址總線與數(shù)據(jù)總線B. CPU、主存與V/O設(shè)備間C.寄存器與ALUD. I/O設(shè)備間2、總線通信控制的四種方式不包括DA.異步通信B.半同步通信C.同步通信D. DMA通信3、衡量總線本身所能達(dá)到最高傳輸速率的重要指標(biāo)是AA.總線帶寬B.信號(hào)線數(shù)C,總線寬度D.總線復(fù)用4、“BS :總線忙”信號(hào)的建立者是DA. CPUB.總線控制器C.發(fā)起總線請(qǐng)求的設(shè)備D.獲得總線控制權(quán)的設(shè)備5、在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)都是從0開(kāi)始，則CA.無(wú)法確定設(shè)備優(yōu)先級(jí)B.設(shè)備號(hào)越大優(yōu)先級(jí)越高C.設(shè)備號(hào)越小優(yōu)先級(jí)越高D.每個(gè)設(shè)備的優(yōu)

8、先級(jí)相同6、在三種集中式總線控制中，。方式對(duì)電路故障最敏感。CA.獨(dú)立請(qǐng)求B.計(jì)數(shù)器式定時(shí)查詢C.鏈?zhǔn)讲樵僁.都一樣7、總線的異步通信方式A是A不采用時(shí)鐘信，只采用握手信號(hào)B.號(hào)不采用時(shí)鐘，不采用握手信號(hào)C.信號(hào)只采用時(shí)，不采用握手信D.鐘信號(hào)即采用號(hào)8以下為一總線判優(yōu)方式的接線圖DA.計(jì)數(shù)器定時(shí)查詢B.獨(dú)立請(qǐng)求方式C.某種分布式判優(yōu)D.鏈?zhǔn)讲樵兎绞?在上圖所示讀命令中，T3時(shí)鐘周期執(zhí)行的操作是BA.主模塊發(fā)出地址B.從模塊提供數(shù)據(jù)C.主模塊發(fā)讀命令D.主模塊撤銷(xiāo)讀命令，從模塊撤銷(xiāo)數(shù)據(jù)10系統(tǒng)總線是連接計(jì)算機(jī)內(nèi)各大部件的信息傳輸線，該總線按傳輸內(nèi)容的不同又分ACD為A.數(shù)據(jù)總線B.傳輸總線C.

9、地址總線D.控制總線1、下列不屬于集中控制優(yōu)先權(quán)仲裁方式的為DA.鏈?zhǔn)讲樵傿.獨(dú)立請(qǐng)求方式C.計(jì)時(shí)器定時(shí)查詢D.同步查詢2、下列不屬于片內(nèi)總線連接的是AA. CPU與內(nèi)存間B. CPU芯片內(nèi)部C.寄存器與算邏單元之間D.寄存器與寄存器間3、在計(jì)算機(jī)的總線中，不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞椒Q(chēng)為 DA.并行傳輸B.串行傳輸C.并行或串行傳輸D.總線復(fù)用4、連接CPU內(nèi)各寄存器、控制器及算數(shù)邏輯運(yùn)算單元等部件的總線統(tǒng)稱(chēng)為 AA.片內(nèi)總線B.控制總線C.系統(tǒng)總線D.數(shù)據(jù)總線5以下為總線判優(yōu)方式的接線圖：CA.此獨(dú)立請(qǐng)求方式B.鏈?zhǔn)讲樵兎绞紺.計(jì)數(shù)器定時(shí)查詢總線護(hù)制ft件D.某種分布式判優(yōu)6下圖

10、表示了異步通信中請(qǐng)求與應(yīng)答的互鎖關(guān)系下列說(shuō)法正確的是A.是不互鎖是全互鎖是半互鎖B.是全互鎖是不互鎖是是半互鎖C,是半互鎖是不互鎖是全互鎖D.是不互鎖是半互鎖是全互鎖7、下列選項(xiàng)中的英文縮寫(xiě)均為總線標(biāo)準(zhǔn)的是ADA. USBB. MIPSC. CPID. ISA8、一個(gè)總線傳輸周期包括幾個(gè)階段ACDA.結(jié)束階段B.握手階段C.尋址階段D.傳輸階段9、下列選項(xiàng)中的英文縮寫(xiě)均為總線標(biāo)準(zhǔn)的是ACDA. ISAB. MIPSC. PCID. AGP10、所謂的三總線結(jié)構(gòu)的計(jì)算機(jī)中的“三總線”包含ACDA. DMA總線B.數(shù)據(jù)線C. I/O總線D.主存總線1、在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)

11、幀，其字符格式規(guī)定包含1個(gè)起始位，7個(gè) 數(shù)據(jù)位,1個(gè)奇偶校驗(yàn)位，1個(gè)終止位，則波特率為cA. 800BpsB. 900BpsC. 1200BpsD. 600Bps2、在異步傳輸系統(tǒng)中，若字符格式為：1位起始位、8位數(shù)據(jù)位、1位奇偶校驗(yàn)位、1位終止位,假設(shè)波特率為1200Bps，則比特率為BA. 1320BpsB. 872.7 2BpsC. 1 200BpsD. 981.81 Bps 3、DMA總線用于之間交換信息CA. I/O設(shè)備間B. CPU與主存C.主存與VO設(shè)備D. CPU與I/O設(shè)備4、衡量總線本身所能達(dá)到最高傳輸速率的重要指標(biāo)是CA.總線復(fù)用B.總線寬度C.總線帶寬D.信號(hào)線數(shù)5、總

12、線復(fù)用方式可以AA.減少總線中信號(hào)線的數(shù)量B.提高總線的傳輸帶寬C.增加總線的功能D.實(shí)現(xiàn)并行傳輸6、通常將完成一次總線操作的時(shí)間稱(chēng)為總線周期，可以分為4個(gè)階段，一個(gè)總線周期各階段執(zhí) 行的優(yōu)先次序是AA.申請(qǐng)分配尋址傳數(shù)結(jié)束B(niǎo).申請(qǐng)分配傳數(shù)尋址結(jié)束C.尋址申請(qǐng)分配傳數(shù)結(jié)束D.尋址申請(qǐng)分配傳數(shù)結(jié)束7、以下為 總線判優(yōu)方式的接線圖1 請(qǐng)：ftICMtUuA.鏈?zhǔn)讲樵兎绞紹.獨(dú)立請(qǐng)求方式C.某種分布式判優(yōu)D.計(jì)數(shù)器定時(shí)查詢 8、控制總線中常見(jiàn)的控制信號(hào)包括ABCDA.總線請(qǐng)求 B.中斷請(qǐng)求 C.存儲(chǔ)器寫(xiě) D.傳輸響應(yīng) 9、控總線特性包括ACDA.電氣特性B.控制特性C.機(jī)械特性D.時(shí)間特性10、按連

13、接部件不同，總線通常可分為以下哪些種BDA.地址線B.系統(tǒng)總線C.控制線D.通信總線1、從用戶角度，存儲(chǔ)器的主要性能指標(biāo)不包括CA.每位價(jià)格B.速度C.存取方式D.容量2、某一 RAM芯片，其容量為1Kx4位，除電源和接地端外，該芯片引出線的最少數(shù)目為:AA. 16B. 14C. 10D. 123、下列說(shuō)法錯(cuò)誤的是CA.動(dòng)態(tài)RAM需要再生，故需配置再生電路B.動(dòng)態(tài)RAM的價(jià)格比靜態(tài)RAM的價(jià)格便宜C.動(dòng)態(tài)RAM比靜態(tài)RAM速度稿D.動(dòng)態(tài)RAM的功耗比靜態(tài)RAM小4、DRAM的刷新方式，是以為單位進(jìn)行的CA.存儲(chǔ)單元B.列C.行D.行或者列5、一般的虛擬存儲(chǔ)器系統(tǒng)是由兩級(jí)存儲(chǔ)器構(gòu)成AA. 主存一

14、輔存B.寄存器一緩存C.緩存一主存D.緩存一輔存6、計(jì)算機(jī)的存儲(chǔ)系統(tǒng)采用分級(jí)方式主要是為了 AA.解決容量、速度、價(jià)格三者之間的矛盾。B.方便計(jì)算機(jī)硬件擴(kuò)展C.方便硬件更新?lián)Q代D.方便程序設(shè)計(jì)人員編程7、下列選項(xiàng)中，一般不屬于CPU與主存間連線的是BA.地址總線B.擴(kuò)展總線C.數(shù)據(jù)總線D.讀寫(xiě)控制線8、某存儲(chǔ)器容量為32K*16位，則DA.地址線為32根，數(shù)據(jù)線為16根B.地址線為16根，數(shù)據(jù)線為32根C.地址線為16根，數(shù)據(jù)線為15根D.地址線為15根，數(shù)據(jù)線為16根9、和輔存相比，主存的特點(diǎn)是DA.容量大，速度快，成本低B,容量小，速度快，成.本低C,容量大，速度快，成本高D.容量小，速度

15、快，成本高10為了為高存儲(chǔ)器的帶寬，可以采用的方式有ADA,增加存儲(chǔ)體B.減少存儲(chǔ)體C,縮短存儲(chǔ)字長(zhǎng)D,增加存儲(chǔ)字長(zhǎng)11下列各類(lèi)存儲(chǔ)器中，屬于隨機(jī)存取存儲(chǔ)器的是BDA. CDROMB. DRAMC. HArDDiskD. SRA M12某機(jī)器1的字長(zhǎng)為32位,它的每一一個(gè)存儲(chǔ)字包 4個(gè)可獨(dú)立尋址的字節(jié)，其地址分配 下圖.（左）所示。某機(jī)器2的字長(zhǎng)為16位，字地址是的整數(shù)倍，它用低位字節(jié)的地址來(lái)表示 字地址，如下圖（右）所示。以下說(shuō)法正確的是BCD字地址對(duì)于機(jī)器24MA.設(shè)地址線24根，B.設(shè)地址線24根，對(duì)于機(jī)器2，按字尋址8MC.設(shè)地址線24根，對(duì)于機(jī)器1，按字尋址4MD.設(shè)地址線24根，對(duì)

16、于機(jī)器1，按字節(jié)尋址2A24 = 16M1、存儲(chǔ)宇長(zhǎng)都取_cA. 2 的倍數(shù)（如 2,4,6.）B.無(wú)限制C. 8的倍數(shù)D. 82、層次主要解決了 CPU和主存速度不匹配問(wèn)題。DA.無(wú)正確答案B. CPU-輔存C.主存輔存D.緩存主存3、下列存儲(chǔ)器中，CPU不能直接訪問(wèn)的是CA.寄存器B. CACheC.硬盤(pán)D. RAM 4、下列說(shuō)法錯(cuò)誤的是_CA.動(dòng)態(tài)RAM行、列地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少B.靜態(tài)RAM的價(jià)格比動(dòng)態(tài)RAM的價(jià)格高C.動(dòng)態(tài)RAM的集成度低于靜態(tài)RAM的集成度D.動(dòng)態(tài)RAM的速度比靜態(tài)RAM的速度低5、動(dòng)態(tài)RAM的刷新有集中刷新，分散刷新，異步刷新之分。以

17、下為某動(dòng)態(tài)RAM的的刷新 時(shí)間分配示意圖如下它的刷新方式為AA.分散刷新B.集中刷新C.異步刷新D.上圖不是刷新時(shí)間分配圖6、以下不屬于主存基本組成的是AA. CUB.讀寫(xiě)電路C.存儲(chǔ)體D.譯碼器7、Intel2114的外特征圖，我們可知其存儲(chǔ)容量為BA. 2KX4 位B. 1 Kx4 位C. 1Kx4字節(jié)D. 1Kx10 位8現(xiàn)代計(jì)算機(jī)中通常會(huì)將圖中的制作在CPU芯片中AA. MAR 和 MD RB.所有器件C.地址總線、數(shù)據(jù)總線D.驅(qū)動(dòng)器、譯碼器、讀寫(xiě)電路9、某計(jì)算機(jī)機(jī)器字長(zhǎng)為16位它的存儲(chǔ)容量是128KB，按字編址，它的尋址范圍是AA. 64KB. 3 2KC. 64KBD. 32KB1

18、0、下列關(guān)于半導(dǎo)體存儲(chǔ)器的特點(diǎn)說(shuō)法正確的是 BCDA.存取時(shí)間長(zhǎng)B.功耗低C.具有易失性D.存取時(shí)間短 11、以下關(guān)于動(dòng)態(tài)RAM和靜態(tài)RAM刷新操作的描述正確的是BD A.動(dòng)態(tài)RAM和靜態(tài)RAM都不需要刷新B.靜態(tài)RAM不需要刷新C.動(dòng)態(tài)RAM和靜態(tài)RAM都需要刷新D.動(dòng)態(tài)RAM需要刷新12、某機(jī)器1的字長(zhǎng)為32位，它的每一 一個(gè)存儲(chǔ)字包含4個(gè)可獨(dú)立尋址的字節(jié)，其地址分配 如下圖（左）所示。某機(jī)器2的字長(zhǎng)為16位，字地址是2的整數(shù)倍，它用低位字節(jié)的地址來(lái) 表示字地址，如下圖（右）所示。以下說(shuō)法正確的是BCDA.設(shè)地址線24根，對(duì)于機(jī)器1 ,按字尋址8MB.設(shè)地址線24根，對(duì)于機(jī)器2 ,按字尋址

19、8MC.設(shè)地址線24根，對(duì)于機(jī)器1 ,按字尋址4MD.設(shè)地址線24根，對(duì)于機(jī)器1，按字節(jié)尋址2八24 = 16M1若某種編碼的最小距離為四，則其檢錯(cuò)能力和糾錯(cuò)能力可能C A,檢錯(cuò)兩位，糾錯(cuò)兩位B,檢錯(cuò)三位，糾錯(cuò)兩位C,檢錯(cuò)兩位，糾錯(cuò)一位D.檢錯(cuò)一位，糾錯(cuò)兩位2設(shè)由四個(gè)模塊組成的四體存儲(chǔ)器結(jié)構(gòu)，每個(gè)體的存儲(chǔ)字長(zhǎng)為 16位，存取周期為250ns，假 數(shù)據(jù)總線寬度為16位，總線傳輸周期為50ns試求順序存儲(chǔ)和交叉存儲(chǔ)的帶寬分別為_(kāi)BpsDA.B.C.D.6.4*10A71.6*10A81.6*10 八71.6*10A81.6*10八8 和6.4*10A8 和6.4*10八7 和6.4*10八7 和3

20、、磁表面存儲(chǔ)器的平均尋址時(shí)間通常是指CA.磁頭讀寫(xiě)時(shí)間B.尋道時(shí)間C.平均尋道時(shí)間+平均等待時(shí)間D.等待時(shí)間 4、已知接收到的海明碼為0100111 （按配偶原則配置），則欲傳送的信息是，DA. 0011B. 0100C. 0111D. 0101 5 設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB ,若按雙字編址，其導(dǎo)址范圍是AA. 2MB. 4MC. 1MD. 8M6、交叉編址的存儲(chǔ)器實(shí)質(zhì)能執(zhí)行獨(dú)立的語(yǔ)寫(xiě)操作AA,并行，多個(gè)B,并行，一個(gè)C,串行，多個(gè)D,串行，一個(gè)7某存儲(chǔ)器容量為16K*16位，則BA,地址線為32根，數(shù)據(jù)線為16B:地址線為14根，數(shù)據(jù)線為16C.1地址線為15根，數(shù)據(jù)線為16D

21、：'一地址線為16根，數(shù)據(jù)線為328、采用八體并行低位交叉存儲(chǔ)器，設(shè)每個(gè)體的存儲(chǔ)容量為 32K* 16位，存取周期為400ns , 總線傳輸周期為50ns，在下列說(shuō)法中正確的是AA.無(wú)正確答案B.在50ns內(nèi)，存儲(chǔ)器能向CPU提供256位二進(jìn)制信息C.在50ns內(nèi)，存儲(chǔ)器能向CPU提供128位二進(jìn)制信息D.在50ns內(nèi)，存儲(chǔ)器能向CPU提供512位二進(jìn)制信息9、EPROM是以下哪種存儲(chǔ)器的縮寫(xiě)AA,可擦洗可編程只讀存儲(chǔ)器B.掩模只讀存儲(chǔ)器C.次性編程只讀存儲(chǔ)器D.無(wú)正確答案10存儲(chǔ)器容量的擴(kuò)展方式般包含BCDA.頻率擴(kuò)展B.宇擴(kuò)展C.位擴(kuò)展D.字、位擴(kuò)展11、在存儲(chǔ)器與CPU的連接過(guò)程

22、中，以下哪些連線是需要考慮的ABCDA.地址線B.數(shù)據(jù)線C.讀/寫(xiě)命令線D.片選線12、以下措施可以提高訪存速度的是ABCA.米用層次結(jié)構(gòu)CAChe-主存B.調(diào)整主存結(jié)構(gòu)C.采用高速器件D,都不可以1、由主存地址映射到CAChe地址的常見(jiàn)方式不包括CA.全相聯(lián)映射B.直接映射C.分散映射D.組相聯(lián)映射 2、假設(shè)CPU執(zhí)行某段程序時(shí)洪訪問(wèn)CAChe命中1000次，訪問(wèn)主存20次。已知CAChe的 存取周期是20ns ,主存的存取周期為100ns。則CAChe-主存系統(tǒng)的命中率、命中效率和平均訪向時(shí)間分別為DA. 0.9800,92.73% , 21.568nsB. 0.9800 ,92.73%

23、, 21.600nsC. 0.9800,92.59% , 21.600nsD. 0.9804,92.73% , 21.568ns3、主存與緩存地址中都用B位表示其塊內(nèi)宇數(shù)即B=2B反映了塊的大小成B為塊長(zhǎng)，主存 的塊數(shù)M，與緩存的塊數(shù)C的關(guān)系為BA. M略大于CB. M遠(yuǎn)大于CC. M與C數(shù)值必須嚴(yán)格相等D. M與C之間無(wú)固定大小關(guān)系4、CAChe主要由CAChe存儲(chǔ)體，地址映射變換機(jī)構(gòu)，CAChe替換機(jī)構(gòu)幾大模塊組成。其中 CAChe替換機(jī)構(gòu)的作用是DA.已塊為單位存儲(chǔ)與主存交換的信息B.將CPU送來(lái)的主存地址轉(zhuǎn)換為CAChe地址C.將CAChe地址轉(zhuǎn)換為主存地址送到地址總線D.當(dāng)CAChe

24、內(nèi)容已滿，無(wú)法接受來(lái)自主存塊的信息時(shí)，就有本機(jī)構(gòu)，按一定的替換算法來(lái) 確定應(yīng)從CAChe內(nèi)移出哪個(gè)塊返回主存，而把新的主存塊調(diào)入CAChe5、CAChe的讀操作的過(guò)程可用如下流程圖來(lái)描述。當(dāng)CPU發(fā)出主存地址后，首先判斷該存儲(chǔ) 字是否在CAChe中。若命中，直接訪問(wèn)CAChe，將該宇送至CPU ；若末命中，則執(zhí)行操作DA. CAChe向CPU發(fā)出中斷，通知其讀操作不合法B.只訪問(wèn)主存取出信息送CPUC-將該字所在的主存裝入CAChe （由CAChe是否已決定是否執(zhí)行替換算法騰出空位滿,然后再次訪問(wèn)CAChe存取出信息送CPUD 方面要訪問(wèn)主存，將該字傳送給CPU,與此同時(shí)，要將該字所在的主存塊

25、裝入CAChe,如 .果此時(shí)CAChe已滿，就要執(zhí)行替換算法，騰出空位6.下圖表示出來(lái)方式下，主存與緩存中宇塊的對(duì)應(yīng)關(guān)系 CA.組相聯(lián)映射B.直接映射C.全相聯(lián)映射D.這不是映射關(guān)系7、假設(shè)某計(jì)算機(jī)存儲(chǔ)系統(tǒng)的主存的地址編址為M個(gè)宇塊，每個(gè)字塊含B個(gè)字。則可推知A. CAChe編址為M個(gè)字塊BB. CAChe的每個(gè)宇塊有B個(gè)字C. CAChe編址為B個(gè)宇塊D. CAChe的每個(gè)字塊有M個(gè)字根8、假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由CAChe和主存組成，某程序執(zhí)行過(guò)程中訪存1000次r其中CAChe未命中20次，貝ICAChe的命中率是BA. 2%B. 98%C. 95%D. 9.8%9、在主存和CAChe的

26、幾種不同的地址映射方式中，CAChe的利用率最高的是CA.直接映射B.組相聯(lián)映射C.全相聯(lián)映射D.都一樣10以下關(guān)于CPU與主存之間的緩存描述正確的是ABCA.能夠緩解CPU與主存之間的速度差異B.依據(jù)程序訪問(wèn)的局部性原理設(shè)計(jì)C.能夠避免CPU與I/O設(shè)備爭(zhēng)搶主存D.為了增加主存的存儲(chǔ)容量11、輔助存儲(chǔ)器作為主存的后援設(shè)備又稱(chēng)為外部存儲(chǔ)器，簡(jiǎn)稱(chēng)外存，它與主存一起組成了存 儲(chǔ)器系統(tǒng)的主存輔存層次。目前，廣泛用于計(jì)算機(jī)系統(tǒng)的輔助存儲(chǔ)器有BDA. RAMB.光盤(pán)C. CPUD.硬盤(pán)12、與采用寫(xiě)回法的系統(tǒng)相比，采用寫(xiě)直達(dá)法的算法的特點(diǎn)有BDA.對(duì)CAChe中一個(gè)數(shù)據(jù)塊的多次寫(xiě)操作只需次寫(xiě)入主存B.

27、CAChe的數(shù)據(jù)始終與主存保持一致C.讀操作時(shí)涉及到對(duì)主存的寫(xiě)操作D.寫(xiě)操作的時(shí)間就是訪問(wèn)主存的時(shí)間1、下列用到程序局部性原理的替換算法是AA.近期最少使用算法B.先進(jìn)先出算法C.隨機(jī)法D,都沒(méi)用到2、CAChe主要由CAChe存儲(chǔ)體，地址映射變換機(jī)構(gòu)，CAChe替換機(jī)構(gòu)幾大模塊組成。其中 CAChe替換機(jī)構(gòu)的作用是DA.將CAChe地址轉(zhuǎn)換為主存地址送到地址總線B.將CPU送來(lái)的主存地址轉(zhuǎn)換為CAChe地址C,已塊為單位存儲(chǔ)與主存交換的信息D.當(dāng)CAChe內(nèi)容已滿，無(wú)法接受來(lái)自主存塊的信息時(shí)，就有本機(jī)構(gòu)，按一定的替換算法來(lái)確 定應(yīng)從CAChe內(nèi)移出哪個(gè)塊返回主存，而把新的主存塊調(diào)入CAChe

28、3、下圖表示出來(lái)方式下，主存與緩存中宇塊的對(duì)應(yīng)關(guān)系A(chǔ)A.直接映射B.組相聯(lián)映射C.全相聯(lián)映射D.這不是映射關(guān)系4、假設(shè)某計(jì)算機(jī)存儲(chǔ)系統(tǒng)的主存的地址編址為M個(gè)字塊，每個(gè)字塊含B個(gè)字。則可推知DA. CAChe編址為B個(gè)字塊B. CAChe編址為M個(gè)字塊UC. CAChe的每個(gè)字塊有 M個(gè)字D. CAChe的每個(gè)字塊有B個(gè)字5、在主存和C AChe的幾種不同的地址映射方式中，CAChe的利用率最低的是D A全相聯(lián)映 射B組相聯(lián)映射C都一樣D直接映射6、緩存的地址映射中，若主存中的任一塊只能固定映射到某一緩存塊中，則稱(chēng)作BA.全相聯(lián)映射B.直接映射C.任意映射D.組相連映射7、與采用寫(xiě)直達(dá)法的系統(tǒng)相

29、比，采用寫(xiě)回法的算法的特點(diǎn)有ABA.增加了 CAChe的復(fù)雜性B.對(duì)CAChe中一個(gè)數(shù)據(jù)塊的多次寫(xiě)操作只需一次寫(xiě)入主存C. CAChe的數(shù)據(jù)始終與主存保持一致D.寫(xiě)操作的時(shí)間就是訪問(wèn)主存的時(shí)間8、以下關(guān)于CPU與主存之間的緩存描述正確的刀三_BCA.不能夠避免CPU與VO設(shè)備爭(zhēng)搶主存B.能夠緩解CPU與主存之間的速度差異C.依據(jù)程序訪問(wèn)的局部性原理設(shè)計(jì)D.為了增加主存的存儲(chǔ)容量9、CAChe的寫(xiě)操作有以下哪幾種方法ACA.寫(xiě)直達(dá)法B.直接映射法C.寫(xiě)回法D.全相聯(lián)映射法10、假設(shè)緩存的工作速度為主存的5倍，緩存的命中率為80%,則采用緩存后，存儲(chǔ)器的性能是 原來(lái)的倍AA. 2.78B. 4C.

30、 3.57D. 512、假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由CAChe和主存組成，某程序執(zhí)行過(guò)程中訪存500次，其中CAChe未命中10次測(cè)CAChe的命中率是DA. 2%B. 9.8%C. 95%D. 98% 1、輸入輸出系統(tǒng)的發(fā)展概況可表示為DA.早期階段，具有通道結(jié)構(gòu)的階段一 > 具有1。處理機(jī)的階段一 > 接口模塊和DMA階段B.早期階段一具有通道結(jié)構(gòu)的階段一 > 接口模塊和DMA階段一具有/O處理機(jī)的階段C.早期階段一 > 接口模塊和DMA階段一 > 具有1/0處理機(jī)的階段一 > 具有通道結(jié)構(gòu)的階 段D.早期階段一接口模塊和DMA階段.> 具有通道結(jié)構(gòu)的

31、階段一 > 具有VO處理機(jī)的階段2、圖中I/O設(shè)備與主機(jī)的聯(lián)系方式為DA.立即響應(yīng)B.無(wú)正確答案C.同步工作D.異步并行3、當(dāng)主機(jī)發(fā)生I/O操作時(shí)，CPU和IO外設(shè)串行工作的控制方式是AA.程序查詢方式B.程序中斷方式C. DMA方式D.三種方式都是4、在程序查詢的輸入輸出系統(tǒng)中1假設(shè)不考慮處理時(shí)間，每個(gè)查詢操作需要100個(gè)時(shí)鐘周期 CPU的時(shí)鐘頻率為50MHz。CPU對(duì)鼠標(biāo)每秒進(jìn)行30次查詢，則CPU對(duì)鼠標(biāo)查詢所花費(fèi)的時(shí) 間比率為_(kāi)P193DA. 0.01%B. 0.001%C. 0.06%D. 0.006%5.參圖I/O設(shè)備通?？梢苑譃槿?lèi)，分別是D設(shè)備 控制器電光 :分 機(jī)磁部外部

32、設(shè)得， fliHB UHM flA.硬件層、內(nèi)核層、應(yīng)用層B. TCPVIP、SoCket、MACC.字符設(shè)備、塊設(shè)備、網(wǎng)絡(luò)設(shè)備D.人機(jī)交互設(shè)備、計(jì)算機(jī)信息的存儲(chǔ)設(shè)備、機(jī)一機(jī)通信設(shè)備 6、參照?qǐng)D，下面是對(duì)設(shè)備選擇線的描述AA.是用來(lái)傳送設(shè)備碼的，它的根數(shù)取決于I/O指令中設(shè)備碼的位數(shù)。B.是1/0設(shè)備與主機(jī)之間數(shù)據(jù)代碼的傳送線，其根數(shù)一般等于存儲(chǔ)字長(zhǎng)的位數(shù)或字符的位 數(shù)，它通常是雙向的，也可以是單向的。C.主要用以傳輸CPU向設(shè)備發(fā)送的各種命令信號(hào)，如啟動(dòng)、清除、屏蔽、讀、寫(xiě)等。它是 一組單線總線，其根數(shù)與命令信號(hào)多少有關(guān)。D.是將I/O設(shè)備的狀態(tài)向主機(jī)報(bào)告的信號(hào)線，例如，設(shè)備是否準(zhǔn)備就緒，是

33、否向CPU發(fā) 出中斷請(qǐng)求等。它也是一組單線總線。7、圖中的I/O總線包括數(shù)據(jù)線、設(shè)備選擇線、命令線和狀態(tài)線。下面是對(duì)狀態(tài)線的描述BA.是1/0設(shè)備與主機(jī)之間數(shù)據(jù)代碼的傳送線，其根數(shù)般等于存儲(chǔ)字長(zhǎng)的位數(shù)或字符的位 數(shù)，它通常是雙向的，也可以是單向的B.是將I/O設(shè)備的狀態(tài)向主機(jī)報(bào)告的信號(hào)線，例如，設(shè)備是否準(zhǔn)備就緒，是否向CPU發(fā) 出中斷請(qǐng)求等。它也是一組單線總線C.是用來(lái)傳送設(shè)備碼的，它的根數(shù)取決于I/O指令中設(shè)備碼的位數(shù)D.主要用以傳輸CPU向設(shè)備發(fā)送的各種命令信號(hào)，如啟動(dòng)、清除、屏蔽、讀、寫(xiě)等。它是 一組單線總線，其根數(shù)與命令信號(hào)多少有關(guān)。8、接口通常應(yīng)具有選址、傳送命令、傳送數(shù)據(jù)、反應(yīng)I/

34、O設(shè)備狀態(tài)等功能。關(guān)于選址功能下 面描述正確的是BA.當(dāng)CPU向10設(shè)備發(fā)出命令時(shí)，要求I/。設(shè)備能做出響應(yīng)，如果I/。接口不具備此功能，那 么設(shè)備將無(wú)法響應(yīng)，故通常在I/O接口中設(shè)有存放命令的命令寄存器以及命令譯碼器。B.此功能是為了使CPU能及時(shí)了解各1/0設(shè)備的工作狀態(tài)，接口內(nèi)必須設(shè)置一些反映設(shè)備工 作狀態(tài)的觸發(fā)器。，C.由于接口處于主機(jī)與/O設(shè)備之間，因此數(shù)據(jù)必須通過(guò)接口才能實(shí)現(xiàn)主機(jī)與/O設(shè)備之間 的傳送。為實(shí)現(xiàn)此功能，要求接口中具有數(shù)據(jù)通路，這種數(shù)據(jù)通路還應(yīng)具有緩沖能力，即 將數(shù)據(jù)暫存在接口內(nèi)D.由于I/O總線與所有設(shè)備的接口 電路相連，此功能是用以確定CPU究竟選擇哪臺(tái)設(shè) 備，通過(guò)

35、設(shè)備選擇線上的設(shè)備碼來(lái)確定9、關(guān)于傳送數(shù)據(jù)功能描述正確的是CA.當(dāng)CPU向I0設(shè)備發(fā)出命令時(shí)，要求I/O設(shè)備能做出響應(yīng)，如果I/O接口不具備此功能， 那么設(shè)備將無(wú)法響應(yīng)，故通常在I/O接口中設(shè)有存放命令的命令寄存器以及命令譯碼器B.由于I/O總線與所有設(shè)備的接口電路相連，此功能是用以確定 CPU究竟選擇哪臺(tái)設(shè)備， 通過(guò)設(shè)備選擇線上的設(shè)備碼來(lái)確定C.由于接口處于主機(jī)與I/O設(shè)備之間，因此數(shù)據(jù)必須通過(guò)接口才能實(shí)現(xiàn)主機(jī)與I/O設(shè)備之間 的傳送。為實(shí)現(xiàn)此功能，要求接口中具有數(shù)據(jù)通路，這種數(shù)據(jù)通路還應(yīng)具有緩沖能力， 即將數(shù)據(jù)暫存在接口內(nèi)。D-此功能是為了使CPU能及時(shí)了解各I/O設(shè)備的工作狀態(tài)，接口內(nèi)必

36、須設(shè)置一些反映設(shè) 工作狀態(tài)的觸發(fā)器備10 I/O指令的命令碼一般可以表述的情況有ABCDA,形成某些操作命令B.將數(shù)據(jù)從I/O設(shè)備輸入主機(jī)C,將數(shù)據(jù)從主機(jī)輸出至I/O設(shè)備D,狀態(tài)測(cè)試11打印機(jī)的分類(lèi)方法很多，下列是按照打字局理進(jìn)行分類(lèi)的是ACA. 非擊打式B. 點(diǎn)陣式C. 擊打式D,并行式12程序查詢方式是由CPU通過(guò)程序不斷查詢I/。接口是否已做好準(zhǔn)備，從而控制I/O設(shè) 備與主機(jī)交換信息。流程如圖所示，關(guān)于程序。查詢方式的特，下列說(shuō)法正確的 ABCA. CPU在反復(fù)查詢過(guò)程中，猶如就地“踏步”B.只要一啟動(dòng)I/。設(shè)備，CPU便不斷查詢I/O設(shè)備的準(zhǔn)備情況，從而終止了原程序的執(zhí)行。C. CPU

37、和IO設(shè)備處于串行工作狀態(tài)，CPU的工作效率不高D. CPU執(zhí)行程序與V。設(shè)備做準(zhǔn)備是同時(shí)進(jìn)行的，不會(huì)出現(xiàn)“踏步”現(xiàn)象1、主機(jī)和設(shè)備傳送數(shù)據(jù)時(shí)，采用（），主機(jī)與設(shè)備是串行工作的。AA.程序查詢方式B.中斷方式C. DMA方式D.以上答案均不正確2、中斷服務(wù)程序的流程可表示為DA.保護(hù)現(xiàn)場(chǎng) 中斷服務(wù)一 中斷返回一 恢復(fù)現(xiàn)場(chǎng)B.中斷服務(wù)一 保護(hù)現(xiàn)場(chǎng)中斷返回一 恢復(fù)現(xiàn)場(chǎng)C.中斷服務(wù)一 保護(hù)現(xiàn)場(chǎng)一 恢復(fù)現(xiàn)場(chǎng)一 中斷返回D.保護(hù)現(xiàn)場(chǎng)一 中斷服務(wù)一 恢復(fù)現(xiàn)場(chǎng)中斷返回3、中斷向量地址是（）CA.子程序入口地址B.中斷服務(wù)程序入口地址C.中斷服務(wù)程序入口地址的地址D.以上答案均不正確4、當(dāng)內(nèi)存和外設(shè)之間進(jìn)行信

38、息傳輸時(shí)，不需要CPU參與的控制方式是CA.程序查詢方式B.程序中斷方式C. DMA方式D.三種方式都需要5、I/O與主機(jī)交換信息的方式中DMA方式的特點(diǎn)是AA. CPU與設(shè)備并行工作，傳送與主程序并行工作B. CPU與設(shè)備串行工作，傳送與主程序并行工作c. CPU與設(shè)備并行工作，傳送與主程序串行工作D. CPU與設(shè)備串行工作，傳送與主程序串行工作6、以串行接口對(duì)8位ASCI碼進(jìn)行傳送 滯1位開(kāi)始位、1位奇偶檢驗(yàn)位和2位停止位，當(dāng)波 特率為9600波特時(shí)，字符傳送率為字符/s AA. 800B. 480C. 1200D. 13717、接口可以看做是兩個(gè)系統(tǒng)或兩個(gè)部件之間的交換部分，它既可以是兩

39、種硬件設(shè)備之間的連接 電路，也可以是兩個(gè)軟件之間的共同邏輯邊界。I/。接口通常是指主機(jī)與I/O設(shè)備之間設(shè)置 的一 一個(gè)硬件電路及其相應(yīng)的軟件控制。接口通常應(yīng)具有選址、傳送命令、傳送數(shù)據(jù)、反應(yīng)/O 設(shè)備狀態(tài)等功能。下面關(guān)于傳送數(shù)據(jù)功能，描述正確的是AA.由于接口處于主機(jī)與1。設(shè)備之間，因此數(shù)據(jù)必須通過(guò)接口才能實(shí)現(xiàn)主機(jī)與/。設(shè)備之間的傳送。為實(shí)現(xiàn)此功能，要求接中具有數(shù)據(jù)通路，這種數(shù)據(jù)通路還應(yīng)具有緩沖能力，即將數(shù) 據(jù)暫存在接口內(nèi)。B.由于1/0總線與所有設(shè)備的接口 電路相連，此功能是用以確定CPU究竟選擇哪臺(tái)設(shè)備， 通過(guò)設(shè)備選擇線上的設(shè)備碼來(lái)確定。C.當(dāng)CPU向IO設(shè)備發(fā)出命令時(shí)，要求I/。設(shè)備能做

40、出響應(yīng)，如果V。接口不具備此功能，那么 設(shè)備將無(wú)法響應(yīng)，故通常在1/0接口中設(shè)有存放命令的命令寄存器以及命令譯碼器D.此功能是為了使CPU能及時(shí)了解各1/0設(shè)備的工作狀態(tài)，接口內(nèi)必須設(shè)置一些反映設(shè)備作狀態(tài)的觸發(fā)器8、接口可以看做是兩個(gè)系統(tǒng)或兩個(gè)部件之間的交換部分，它既可以是兩種硬設(shè)備之間的連接 電路，也可以是兩個(gè)軟件之間的共同邏輯邊界。V/O接通常，指主機(jī)與1/0設(shè)備之間設(shè)置的一 個(gè)硬件電路及其相應(yīng)的軟件控制。接口通常應(yīng)具有選址、傳送命令、傳送數(shù)據(jù)、反應(yīng)I/O設(shè)備 狀態(tài)等功能。失于反應(yīng)I/O設(shè)備狀態(tài)功能，下面描述正確的是DA.由于I/。總線與所有設(shè)備的接電路相連，此功能是用以確定CPU究竟選擇

41、哪臺(tái)設(shè)備，通 過(guò)設(shè)備選擇線上的設(shè)備碼來(lái)確定。B.由于接口處于主機(jī)與1。設(shè)備之間，因此數(shù)據(jù)必須通過(guò)接C 才能實(shí)現(xiàn)主機(jī)與I/。設(shè)備之間 的傳送。為實(shí)現(xiàn)此功能，要求接口中具有數(shù)據(jù)通路，這種數(shù)據(jù)通路還應(yīng)具有緩沖能力，即 將數(shù)據(jù)暫存在接口內(nèi)。C.當(dāng)CPU向I。設(shè)備發(fā)出命令時(shí)，要求I/O設(shè)備能做出響應(yīng)，如果V。接口不具備此功 能，那么設(shè)備將無(wú)法響應(yīng)，故通常在I/O接口中設(shè)有存放命令的命令寄存器以及命令譯碼 器D.此功能是為了使CPU能及時(shí)了解各V。設(shè)備的工作狀態(tài)，接口內(nèi)必須設(shè)置些反映設(shè)備工作 狀態(tài)的觸發(fā)器9、通道程序是由（）組成BA. 1/0指令B.通道控制字（或稱(chēng)通道指令）C.通道狀態(tài)字D.以上答案都不

42、正確10、I/O指令的命令碼一般可以表述的情況有ABCA.形成某些操作命令B.將數(shù)據(jù)從I/O設(shè)備輸入主機(jī)C.將數(shù)據(jù)從主機(jī)輸出至I/O設(shè)備D.邏輯運(yùn)算11、I/O設(shè)備與主機(jī)交換信息的常見(jiàn)控制方式包括方式ABCA.中斷B.程序查詢C. DMAD.隨機(jī)12、I/O設(shè)備與主機(jī)之間的聯(lián)絡(luò)方式包括（）ABCA.立即響應(yīng)B.異步工作采用應(yīng)答信號(hào)C.同步工作采用同步時(shí)標(biāo)以上答案都不正確列功能不能 D.由中斷技術(shù)實(shí)現(xiàn)的是A主存和設(shè)備交換信息時(shí)不通過(guò)1CPU在突然掉電的瞬間立刻啟動(dòng)備份電源，并做些必要A.處理B.使CPU可以即時(shí)相應(yīng)外部信號(hào)C 解決/o設(shè)備工作速度較低，無(wú)法與CPU速度匹配的問(wèn)題 D.圖表示的I/

43、O設(shè)備與主機(jī)信息傳送的控制方式為A2B. D MAC.程序查詢D,無(wú)正確答3、以下關(guān)于通道程序的敘述中正確的是DA.B. 通道程序存放在外設(shè)中通道程序可以在任何環(huán)境下執(zhí)行I/。操作通道程序是由CPUC執(zhí)行的通道程序可以存放在主存中D- 4、當(dāng)主機(jī)與外設(shè)傳送數(shù)據(jù)時(shí)r CPU的效率由高到低依次是AA. DMA方式、程序中斷方式、程序查詢方式B.程序中斷方式、DMA方式、程序查詢方式C.程序查詢方式、DMA方式、程序中斷方式D.程序中斷方式,、程序查詢方式,、DMA方式5、在中斷響應(yīng)過(guò)程中，保存正在執(zhí)行程序的程序計(jì)數(shù)器PC的作用是AA.使中斷返回后，該程序可以回到斷點(diǎn)位置繼續(xù)向下執(zhí)行B.為了響應(yīng)多重

44、中斷C.使CPU可以找到中斷處理程序的入口地址D.使CPU可以和外設(shè)并行工作6. MA方式中，周期竊取CA.是竊取一個(gè)DMA挪用的是主存訪問(wèn)CPU的時(shí)間，因此是存取周期B.指令周期C.存取周期D. CPU周期7、通道程序是由組成BA. I/O指令B.通道指令C.D.8.通道請(qǐng)求通道狀態(tài)宇磁盤(pán)適用于方式實(shí)現(xiàn)輸入輸出操作BA.B.C.D.程序查詢DMA 中斷I/O指令- J9、參考右圖，程序查詢方式、程序中斷方式、DMA方式中方式對(duì)CPU的利用率最高。AA.B.C.D.DMA方式程序查詢方式程序中斷方式三種方式一樣高，因?yàn)榻粨QI/O設(shè)備信息到主存，用不到CPU10下列關(guān)于調(diào)用中斷服務(wù)程序和調(diào)用子程

45、序的敘述正確的是 ABCDA.B.C.D.中斷服務(wù)程序的入口地址可以通過(guò)硬件向量法產(chǎn)生向量地址，再由向量地址找到入口地址。子程序調(diào)用的子程序入口地址是由CALL指令中的地址碼給出的處理中斷服務(wù)程序時(shí)，對(duì)多個(gè)同時(shí)發(fā)生的中斷需進(jìn)行裁決，而調(diào)用子程序時(shí)一般沒(méi)有這種 操作在中斷服務(wù)程序和所調(diào)用的子程序中都有保護(hù)寄存器內(nèi)容的操作調(diào)用中斷服務(wù)程序和子程序都需保護(hù)程序端點(diǎn)，前者是由中斷隱指令完成，后者由CALL 指令本身完成11、A.B.C.D.，可以使用以下方式ABCDMA控制器和CPU在競(jìng)爭(zhēng)內(nèi)存時(shí)DMA與CPU交替訪問(wèn)停止CPU訪問(wèn)內(nèi)存周期挪用DMA與CPU同時(shí)訪問(wèn)12、觀察右側(cè)流程圖，下列說(shuō)法正確的是

46、BCDA. CPU和IO設(shè)備處于串行工作狀態(tài)，CPU的工作效率不高B. CPU向V/O設(shè)備發(fā)讀指令后，仍可以處理其他事情（如繼續(xù)在算題C.在此方式下，CPU不必時(shí)刻查詢V。設(shè)備的準(zhǔn)備情況，不出現(xiàn)“踏步”現(xiàn)象。D.當(dāng)I/O設(shè)備向CPU發(fā)出請(qǐng)求后，CPU才從I/O接口讀一個(gè)字經(jīng)CPU送至主存（這是通過(guò)執(zhí) 行中斷服務(wù)程序 完成的）1、從數(shù)據(jù)傳送看，程序中斷方式靠傳送DMA方式靠傳送AA.程序硬件B.硬件程序C.程序程序+硬件D.程序+硬件硬件2、如圖是關(guān)于選擇型DMA接口，在物理上的敘述正確的是：AA.選擇型DMA接在物理上可連接多個(gè)設(shè)備在邏輯上只允許連接個(gè)設(shè)備。B.選擇型DMA接口在物理上可連接多

47、個(gè)設(shè)備在邏輯上也允許連接多個(gè)設(shè)備。C.選擇型DMA接口在物理上不可連接多個(gè)設(shè)備，在邏輯上可允許連接多個(gè)設(shè)備。D.選擇型DMA接口在物理上只連接一個(gè)設(shè)備，在邏輯-上也只允許連接一個(gè)設(shè)備。3、以下關(guān)于具有通道I/。硬件系統(tǒng)的敘述中，不正確的是BA. 一個(gè)通道可以和一個(gè)以上的設(shè)備控制器相連B. 一個(gè)設(shè)備控制器控制臺(tái)同一類(lèi)型的設(shè)備C.通道包含控制信號(hào)通路D.通道包含相應(yīng)的邏輯電路4、在程序中斷方式下，中斷響應(yīng)發(fā)生在BA.條指令執(zhí)行中間B.條指令執(zhí)行結(jié)束C.條指令執(zhí)行開(kāi)始D.條指令執(zhí)行的任何時(shí)刻5、在程序中斷方式中，將中斷允許觸發(fā)器（EINT）置“1 ”的操作可由完成。DA.硬件復(fù)位B.吳中斷指令C.數(shù)

48、據(jù)預(yù)取指令D.開(kāi)中斷指令6、在中斷響應(yīng)過(guò)程中，保存正在執(zhí)行程序的程序計(jì)數(shù)器PC的作用是CA.使CPU可以和外設(shè)并行工作B.使CPU可以找到中斷處理程序的入口地址C.使中斷返回后，該程序可以回到斷點(diǎn)位置繼續(xù)向下執(zhí)行D.為了響應(yīng)多重中斷7、DMA傳送過(guò)程:AA.預(yù)處理數(shù)據(jù)傳送-后處理B.預(yù)處理數(shù)據(jù)傳送數(shù)據(jù)校驗(yàn)后處理C.初始化數(shù)據(jù)傳送數(shù)據(jù)校驗(yàn)后處理D.初始化數(shù)據(jù)傳送后處理8、參考右圖，我們可知是DMA接口與系統(tǒng)的連接方式CA,周期挪用B,停止DMA訪問(wèn)內(nèi)C,獨(dú)立的DMA請(qǐng)求D,具有公共請(qǐng)求線的DMA請(qǐng)求9、右圖表示單重中斷和多重中斷服務(wù)程序流程下面說(shuō)法正確的是 C中：*A,兩圖都是多重中B,兩圖都是

49、單重中C,左是單重中斷，右是多重中斷服務(wù)流D.左是多重中斷，右是單重中斷的服務(wù)流程10、DM A接口與系統(tǒng)的連接方式有ACA,具有公共請(qǐng)求線的DMA請(qǐng)求B,停止DMA訪問(wèn)內(nèi)C, 獨(dú)立的DMA請(qǐng)求D,周期挪用11、DMA的接口類(lèi)型，可以是A,單路型DMA接口B,多路型DMA接口C,選擇型DMA接口D.固定型DMA接口12、觀察流程圖，下列說(shuō)法正確的是ABDA.在此方式下，CPU不必時(shí)刻查詢/O設(shè)備的準(zhǔn)備情況，不出現(xiàn)“踏步”現(xiàn)象。B. CPU向I/O設(shè)備發(fā)讀指令后，仍可以處理其他事情(如繼續(xù)在算題)C. CPU和IO設(shè)備處于串行工作狀態(tài)，CPU的工作效率不高。D.采用程序中斷方式，CPU和I。不僅

50、在硬件方面需增加相應(yīng)的電路，而且在軟件方面還必 須編制中斷服務(wù)程序。A.立即響應(yīng)B.同步工作采用同步時(shí)標(biāo)聯(lián)絡(luò)C.串行傳送的異步聯(lián)絡(luò)D.異步并行“應(yīng)答”聯(lián)絡(luò)2、在程序查詢的輸入輸出系統(tǒng)中，假設(shè)不考慮處理時(shí)間，每一個(gè)查詢操作需要 100個(gè)時(shí)鐘 周期，CPU的時(shí)鐘頻率為50MHz。CPU對(duì)鼠標(biāo)每秒進(jìn)行30次查詢，則CPU對(duì)鼠標(biāo)查詢所花 費(fèi) 的時(shí)間比率為_(kāi)P193 AA. 0.006%B. 0.01%C. 0.06%D. 0.001% 3參圖，中斷向量地址是()P196CA.子程序入口地址B.中斷服務(wù)程序入口地址C.中斷服務(wù)程序入口地址的地址D.以上答案均不正確4、以串行接口對(duì)8位ASCI碼進(jìn)行傳送，

51、帶1位開(kāi)始位、1位奇偶檢驗(yàn)位和2位停止位，當(dāng)波 特率為9600波特時(shí)，宇符傳送率為字符/s- DA. 1371B. 1 200C. 480D. 800 5、參考右圖，我們可知是DMA接口與系統(tǒng)的連接方式D ”A.周期挪用B.停止DMA訪問(wèn)內(nèi)存C.具有公共請(qǐng)求線的DMA請(qǐng)求D. 獨(dú)立的DMA請(qǐng)求6、以下關(guān)于具有通道/0硬件系統(tǒng)的敘述中，不正確的是BA. 一個(gè)通道可以和一個(gè)以上的設(shè)備控制器相連B. 一個(gè)設(shè)備控制器控制一臺(tái)同一類(lèi)型的設(shè)備C.通道包含控制信號(hào)通路D.通道包含相應(yīng)的邏輯電路7、接口可以看做是兩個(gè)系統(tǒng)或兩個(gè)部件之間的交換部分，它既可以是兩種硬件設(shè)備之間的連接 電路，也可以是兩個(gè)軟件之間的共

52、同邏輯邊界。I/O接通常是指主機(jī)與I/O設(shè)備之間設(shè)置的個(gè)硬件電路及其相應(yīng)的軟件控制。接口通常應(yīng)具有選址、傳送命令、傳送數(shù)據(jù)、反應(yīng)I/O設(shè)備 狀態(tài)等功能。關(guān)于反應(yīng)VO設(shè)備狀態(tài)功能，下面描述正確的是_DA.由于I/O總線與所有設(shè)備的接電路相連，此功能是用以確定CPU究竟選擇哪臺(tái)設(shè)備，通 過(guò)設(shè)備選擇線上的設(shè)備碼來(lái)確定。B.由于接口處于主機(jī)與/。設(shè)備之間，因此數(shù)據(jù)必須通過(guò)接口才能實(shí)現(xiàn)主機(jī)與I/。設(shè)備之間 的傳送。為實(shí)現(xiàn)此功能，要求接口中具有數(shù)據(jù)通路，這種數(shù)據(jù)通路還應(yīng)具有緩沖能力，即將數(shù)據(jù)暫存在接內(nèi)。C.當(dāng)CPU向I。設(shè)備發(fā)出命令時(shí)，要求I/O設(shè)備能做出響應(yīng)，如果V。接口不具備此功能， 那么設(shè)備將無(wú)法響

53、應(yīng)，故通常在I/O接口中設(shè)有存放命令的命令寄存器以及命令譯碼器D.此功能是為了使CPU能及時(shí)了解各1/0設(shè)備的工作狀態(tài)，接口內(nèi)必須設(shè)置一些反映設(shè)備 工作狀態(tài)的觸發(fā)器8、在程序中斷方式中，將中斷允許觸發(fā)器（EINT）置“0”的操作可由完成。BA.開(kāi)中斷指令B.美中斷指令C.數(shù)據(jù)預(yù)取指令D.清0指令9、右圖說(shuō)明：BA.打印機(jī)與CPU是串行工作B.打印機(jī)與CPU是并行工作C.打印機(jī)與CPU分時(shí)工作D.以上說(shuō)法都不對(duì)10、DMA接口具有的功能有ABCDA. 向CPU申請(qǐng)DMA傳送B.在D MA期間管理系統(tǒng)總線，控制數(shù)據(jù)傳送C.確定數(shù)據(jù)傳送的起始地址和數(shù)據(jù)長(zhǎng)度D.在數(shù)據(jù)塊傳送結(jié)束時(shí)給出DMA操作完成的信號(hào)11、DMA控制器和CPU在競(jìng)爭(zhēng)內(nèi)存時(shí)，可以使用以