基于鎖相環(huán)的信號(hào)發(fā)生器設(shè)計(jì) 終

1、成 績(jī)蘭 州 商 學(xué) 院信息工程學(xué)院本科生課程設(shè)計(jì)報(bào)告課程名稱：電子綜合設(shè)計(jì)設(shè) 計(jì) 題 目： 基于鎖相環(huán)的信號(hào)發(fā)生器設(shè)計(jì) 系 別： 計(jì)算機(jī)與電子工程系 專 業(yè) (方 向)： 電子信息工程 年 級(jí)、 班： 2011級(jí)1班 學(xué) 生 姓 名： 程明 學(xué) 號(hào)： 201107030103 指 導(dǎo) 教 師： 彭會(huì)萍 2014 年 10 月 16 日 蘭 州 商 學(xué) 院基于鎖相環(huán)的信號(hào)發(fā)生器設(shè)計(jì)一、【設(shè)計(jì)目的】 掌握鎖相環(huán)電路以及信號(hào)發(fā)生器的設(shè)計(jì)思路、實(shí)現(xiàn)方法及指標(biāo)測(cè)試。本設(shè)計(jì)采用通過(guò)鎖相環(huán)與FPGA來(lái)設(shè)計(jì)頻率及幅度都可調(diào)的信號(hào)發(fā)生器。二、【指標(biāo)要求】（1）以自頂向下的設(shè)計(jì)方法，設(shè)計(jì)一款基于硬件描述語(yǔ)言VH

2、DL的函數(shù)信號(hào)發(fā)生器。（2）該信號(hào)發(fā)生器可以產(chǎn)生正弦波 三角波 鋸齒波和方波，且四種信號(hào)之間可以隨意切換，輸出波形的頻率和幅度都可以調(diào)節(jié)。（3）做出相應(yīng)的仿真結(jié)果和測(cè)試結(jié)果三、【設(shè)計(jì)的原理】 1、系統(tǒng)框圖 圖1 系統(tǒng)框圖 系統(tǒng)方案設(shè)計(jì)在硬件設(shè)計(jì)中所遵循的原則是:在電路功能實(shí)現(xiàn)的前提下，應(yīng)盡量使電路簡(jiǎn)化和模塊化。因?yàn)橛布?fù)雜了，不但增加體積和成本，而且也使系統(tǒng)的可靠性和性價(jià)比下降。本設(shè)計(jì)遵循這一原則，在功能實(shí)現(xiàn)的前提下，盡量簡(jiǎn)化硬件電路設(shè)計(jì)，并將設(shè)計(jì)比較清晰地分成多個(gè)模塊。本文設(shè)計(jì)的任意波形發(fā)生器硬件總體結(jié)構(gòu)如圖1所示。整個(gè)結(jié)構(gòu)框圖主要包括七個(gè)部分，當(dāng)外部時(shí)鐘加到鎖相環(huán)時(shí)，鎖相環(huán)開(kāi)始工作，鎖相環(huán)

3、輸出穩(wěn)定的時(shí)鐘信號(hào)，作為分頻器的輸入，然后分頻器開(kāi)始按照預(yù)置的數(shù)值分頻，輸出一個(gè)頻率確定的時(shí)鐘信號(hào)，這個(gè)信號(hào)分別作為計(jì)數(shù)器，存儲(chǔ)數(shù)據(jù)的ROM和D/A模塊的時(shí)鐘信號(hào)，來(lái)確保他們同步工作，接到這個(gè)時(shí)鐘后，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并把數(shù)值輸出作為ROM的輸入，與時(shí)鐘信號(hào)同步讀取ROM中的數(shù)據(jù)，讀取的數(shù)據(jù)輸出之后作為波形選擇器的輸入，波形選擇器通過(guò)外部控制鍵來(lái)控制輸出哪種波形，確定波形后，輸入到D/A模塊，進(jìn)行數(shù)模轉(zhuǎn)換，然后接到示波器進(jìn)行波形顯示。2、各模塊工作原理的分析與介紹(1) 鎖相環(huán) 鎖相環(huán)由鑒相器、環(huán)路濾波器和壓控振蕩器組成。鑒相器用來(lái)鑒別輸入信號(hào)Ui與輸出信號(hào)Uo之間的相位差 ，并輸出誤差電壓Ud

4、 。Ud 中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除，形成壓控振蕩器（VCO）的控制電壓Uc。Uc作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率fo拉向環(huán)路輸入信號(hào)頻率fi ，當(dāng)二者相等時(shí)，環(huán)路被鎖定 ，稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供，因此鑒相器的兩個(gè)輸入信號(hào)間留有一定的相位差。鎖相環(huán)在本設(shè)計(jì)中有穩(wěn)頻的做用，主要是給分頻器與相位計(jì)數(shù)器提供一個(gè)穩(wěn)定的時(shí)鐘信號(hào)，由于在選擇參數(shù)時(shí)設(shè)置的分頻比為1：1，它的分頻功能在本設(shè)計(jì)中沒(méi)有用到。在Quartus 中有自帶的鎖相環(huán)模塊，可以直接調(diào)用，不需要再自己編寫程序，在元器件庫(kù)中選擇PLL模塊，然后設(shè)置參數(shù)，把輸入的最高頻率設(shè)置成25MHZ，分頻比

5、為1：1，占空比50%，參數(shù)設(shè)置成功后點(diǎn)結(jié)束，所需要的鎖相環(huán)模塊就生成了。其中c0的輸出的最高頻率是25MHZ，并且C0頻率與輸入的CLK頻率是一樣的。(2) 數(shù)字分頻器分頻器本質(zhì)上是由電容器和電感線圈構(gòu)成的LC濾波網(wǎng)絡(luò)，高音通道是高通濾波器，它只讓高頻信號(hào)通過(guò)而阻此低頻信號(hào)；低音通道正好想反，它只讓低音通過(guò)而阻此高頻信號(hào)；中音通道則是一個(gè)帶通濾波器，除了一低一高兩個(gè)分頻點(diǎn)之間的頻率可以通過(guò)，高頻成份和低頻成份都將被阻止。在實(shí)際的分頻器中，有時(shí)為了平衡高、低音單元之間的靈敏度差異，還要加入衰減電阻；另外，有些分頻器中還加入了由電阻、電容構(gòu)成的阻抗補(bǔ)償網(wǎng)絡(luò)，其目的是使音箱的阻抗曲線心理平坦一些，

6、以便于功放驅(qū)動(dòng)。由于現(xiàn)在的音箱幾乎都采用多單元分頻段重放的設(shè)計(jì)方式，所以必須有一種裝置，能夠?qū)⒐Ψ潘蛠?lái)的全頻帶音樂(lè)信號(hào)按需要?jiǎng)澐譃楦咭?、低音輸出或者高音、中音、低音輸出，才能跟相?yīng)的喇叭單元連接，分頻器就是這樣的裝置。如果把全頻帶信號(hào)不加分配地直接送入高、中、低音單元中去，在單元頻響范圍之外的那部分 “多余信號(hào)”會(huì)對(duì)正常頻帶內(nèi)的信號(hào)還原產(chǎn)生不利影響，甚至可能使高音、中音單元損壞。設(shè)計(jì)要求能夠改變輸出波形的頻率，其中一個(gè)比較簡(jiǎn)單的方法就是控制讀取ROM中數(shù)據(jù)的速率，即控制ROM的輸入時(shí)鐘的頻率，所以要把鎖相環(huán)輸出的穩(wěn)定頻率來(lái)進(jìn)行分頻，分頻值是可以改變的，在此設(shè)計(jì)中采用的是20255的整數(shù)分頻。本

7、模塊采用VHDL語(yǔ)言設(shè)計(jì)，分頻器有兩個(gè)輸入，一個(gè)輸出。其功能實(shí)現(xiàn)的主要過(guò)程是：BUTT與CLK分別控制兩個(gè)加法器，BUTT是一個(gè)外部控制鍵，而CLK是鎖相環(huán)輸出的穩(wěn)定時(shí)鐘，通過(guò)控制BUTT來(lái)控制第一個(gè)加法器工作，對(duì)第一個(gè)加法器預(yù)制一個(gè)數(shù)作為第二個(gè)加法器的參量，如果第二個(gè)計(jì)數(shù)器的值小于第一個(gè)加法器的值，分頻器沒(méi)有輸出，只有當(dāng)?shù)诙€(gè)計(jì)數(shù)器的值等于第一個(gè)加法器，計(jì)數(shù)器輸出一個(gè)高電平，這樣就能達(dá)到手動(dòng)控制分頻器的分頻值的目的。(3) 相位計(jì)數(shù)器模塊計(jì)數(shù)是一種最簡(jiǎn)單基本的運(yùn)算，計(jì)數(shù)器就是實(shí)現(xiàn)這種運(yùn)算的邏輯電路，計(jì)數(shù)器在數(shù)字系統(tǒng)中主要是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，以實(shí)現(xiàn)測(cè)量、計(jì)數(shù)和控制的功能，同時(shí)兼有分頻功能，

8、計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門所組成，計(jì)數(shù)單元?jiǎng)t由一系列具有存儲(chǔ)信息功能的各類觸發(fā)器構(gòu)成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等。計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用廣泛，如在電子計(jì)算機(jī)的控制器中對(duì)指令地址進(jìn)行計(jì)數(shù)，以便順序取出下一條指令，在運(yùn)算器中作乘法、除法運(yùn)算時(shí)記下加法、減法次數(shù)，又如在數(shù)字儀器中對(duì)脈沖的計(jì)數(shù)等等。計(jì)數(shù)器可以用來(lái)顯示產(chǎn)品的工作狀態(tài)，一般來(lái)說(shuō)主要是用來(lái)表示產(chǎn)品已經(jīng)完成了多少份的折頁(yè)配頁(yè)工作。它主要的指標(biāo)在于計(jì)數(shù)器的位數(shù)，常見(jiàn)的有3位和4位的。很顯然，3位數(shù)的計(jì)數(shù)器最大可以顯示到999，4位數(shù)的最大可以顯示到9999。相位計(jì)數(shù)器的作用是與時(shí)鐘同步讀取ROM中的數(shù)據(jù)，

9、ROM中存取的數(shù)據(jù)是一組坐標(biāo)，只有確定一組數(shù)據(jù)，才能讀取成功。ROM中的數(shù)據(jù)是8*256的，所以計(jì)數(shù)器應(yīng)該為256計(jì)數(shù)器。相位計(jì)數(shù)器有兩個(gè)端口，一個(gè)端口接分頻器輸出的穩(wěn)定時(shí)鐘信號(hào)，一個(gè)口作為輸出，給存儲(chǔ)數(shù)據(jù)的ROM作為讀取相位的輸入信號(hào)，每當(dāng)CLK的上升沿來(lái)到時(shí)，G都會(huì)自加1，當(dāng)G的值到達(dá)255后，又從0開(kāi)始計(jì)數(shù)，能達(dá)到循環(huán)計(jì)數(shù)的功能。(4) 波形發(fā)生器設(shè)計(jì)波形發(fā)生器中存儲(chǔ)著波形數(shù)據(jù)，當(dāng)輸入時(shí)鐘信號(hào)和相位信號(hào)，并且兩種信號(hào)是同步的，波形發(fā)生開(kāi)始輸出發(fā)生器中存儲(chǔ)的數(shù)據(jù)。由于需要產(chǎn)生四種波形，所以波形發(fā)生模塊包括四種波形模塊，四個(gè)模塊的生成過(guò)程都是一樣的，此處以正弦波為例概述下波形數(shù)據(jù)存儲(chǔ)模塊的生

10、成過(guò)程。此模塊用到元件庫(kù)中的ROM模塊，在ROM中添加正弦波的數(shù)據(jù)MIF文件，MIF文件是用Guagle_wave軟件直接生成的。ROM模塊生成過(guò)程如圖2。先在元件庫(kù)中調(diào)用一個(gè)ROM元件，然后設(shè)置它的位寬與位數(shù)，這兩個(gè)參數(shù)都是與MIF文件中的數(shù)據(jù)相關(guān)的，選擇之后點(diǎn)擊下一步就會(huì)出現(xiàn)添加MIF文件的窗口，如圖3把已經(jīng)生成的MIF文件添加進(jìn)去就行了。MIF文件數(shù)據(jù)如圖4。 圖2 ROM模塊生成 圖3 MIF文件添加 圖4 MIF文件數(shù)據(jù)生成后的模塊如圖4。ROM模塊有三個(gè)端口，clock與address的時(shí)鐘是同步的，這樣才能達(dá)到同步讀取相位的目的。(5) 波形選擇模塊設(shè)計(jì)波形選擇模塊是用來(lái)選擇輸出

11、的波形，即控制波形之間的切換，由于本設(shè)計(jì)是四種波形，所以用四選一數(shù)據(jù)選擇器控制波形的變換。波形選擇器有六個(gè)輸入端口，一個(gè)輸出端口，其中A.、B、C、D四個(gè)端口作為波形的輸入端口，S1 S2 是外部的鍵控接口，通過(guò)改變S1 S2的輸入電平來(lái)控制輸出端口Z的輸出是A.、B、C、D那個(gè)端口輸入的波形，當(dāng)S1=0 S2=0 時(shí)輸出A口的波形，當(dāng)S1=0 S2=1時(shí)輸出B口的波形，當(dāng)S1=1 S2=0時(shí)輸出C口的波形，當(dāng)S1=1 S2=1 時(shí) 輸出D口輸入的波形。四.【模塊的電路圖】1、鎖相環(huán)模塊鎖相環(huán)部分的仿真如圖所示：圖5 鎖相環(huán)仿真圖2、數(shù)字分頻器模塊數(shù)字分頻器模塊的仿真如圖所示：圖6 數(shù)字分頻器

12、模塊仿真圖3、相位計(jì)數(shù)器模塊相位計(jì)數(shù)器模塊的仿真如圖所示：圖7 相位計(jì)數(shù)器模塊仿真圖4、波形發(fā)生器模塊波形發(fā)生器模塊的仿真如圖所示：圖8 波形發(fā)生器模塊仿真圖5、波形選擇模塊波形選擇模塊的仿真如圖所示：圖9 波形選擇模塊仿真圖五.【仿真與仿真結(jié)果分析】1、鎖相環(huán)的仿真結(jié)果圖：圖10 鎖相環(huán)的仿真結(jié)果圖2、數(shù)字分頻器的仿真結(jié)果圖：圖11 數(shù)字分頻器的仿真結(jié)果圖3、相位計(jì)數(shù)器的仿真結(jié)果圖：圖12 相位計(jì)數(shù)器的仿真結(jié)果圖4、波形選擇模塊仿真結(jié)果圖：圖13 波形選擇模塊仿真結(jié)果圖5、頂層圖及仿真：將所有模塊按照各自的功能連接之后，就能夠?qū)崿F(xiàn)此次設(shè)計(jì)的基本功能，其頂層原理圖如圖所示。當(dāng)系統(tǒng)接入一個(gè)時(shí)鐘時(shí)

13、，時(shí)鐘信號(hào)的頻率是低于25MHZ，鎖相環(huán)開(kāi)始工作，對(duì)輸入時(shí)鐘進(jìn)行處理，然后輸出一個(gè)穩(wěn)定的時(shí)鐘信號(hào)。鎖相環(huán)的輸出作為數(shù)字分頻器的輸入，通過(guò)數(shù)字分頻器對(duì)此時(shí)鐘進(jìn)行分頻，通過(guò)BUTT可以調(diào)節(jié)分頻器的分頻比，分頻之后輸出確定頻率的時(shí)鐘信號(hào)，然后把分頻器輸出的時(shí)鐘分別作為相位計(jì)數(shù)器與存儲(chǔ)波形的ROM的輸入時(shí)鐘，相位計(jì)數(shù)器與ROM同步工作，具有同步的時(shí)鐘，所以讀取的數(shù)都是MIF文件中的坐標(biāo)。讀取數(shù)據(jù)之后ROM開(kāi)始輸出數(shù)據(jù)，四個(gè)ROM輸出四個(gè)數(shù)據(jù)，為了能達(dá)到四種波形之間切換的目的，在ROM后接入一個(gè)四選一數(shù)據(jù)選擇器， S1 S2 是外部的按鍵，通過(guò)改變S1 S2 的電平來(lái)控制輸出的是哪種波形。圖14 頂層仿

14、真圖頂層圖的仿真如圖15，圖16，圖17，圖18： 圖15 S1=0 s2=0 正弦波圖16 S1=0 s2=1 三角波圖17 S1=1 s2=0 鋸齒波圖18 S1=1 s2=1 方波六.【元器件清單】七.【總結(jié)及改進(jìn)思路】設(shè)計(jì)總結(jié)：本設(shè)計(jì)在查閱相關(guān)資料的基礎(chǔ)上，通過(guò)對(duì)鎖相環(huán)頻率合成技術(shù)和FPGA技術(shù)進(jìn)行研究，以Cyclone系列芯片為核心，設(shè)計(jì)了一個(gè)可以產(chǎn)生正弦波、三角波、鋸齒波和方波的高性能函數(shù)信號(hào)發(fā)生器。本文的創(chuàng)新點(diǎn)在于將所有的數(shù)字部分電路的都由FPGA芯片實(shí)現(xiàn)，這大大降低了電路的復(fù)雜性及成本，縮小了產(chǎn)品的體積，并且有效地降低了功耗，可以作為以后開(kāi)發(fā)小型低成本低功耗函數(shù)信號(hào)發(fā)生器的有效參考。在整個(gè)設(shè)計(jì)期間，既掌握了基于FPGA的硬件電路設(shè)計(jì)與仿真方法，也掌握了常用外圍電路