基于DSP和FPGA的數(shù)據(jù)通信實現(xiàn)方案

1、嵌入式技術(shù) 電 子 測 量 技 術(shù)EL ECT RO NIC M EA SU REM EN T T ECHN O LO GY 第32卷第1期2009年1月基于DSP和FPGA的數(shù)據(jù)通信實現(xiàn)方案朱 軍 高清維 韓 璐(安徽大學(xué)電子科學(xué)與技術(shù)學(xué)院 安徽 230039摘 要:在諸如無線視頻傳輸?shù)仍S多的系統(tǒng)設(shè)計中,越來越多的使用到了A RM+F PGA或DSP+F PG A的方案,由ARM或DSP做控制,而FPG A做復(fù)雜的算法處理,這樣的分工可以使二者各盡其能,達到整個系統(tǒng)的性能最優(yōu)值。但如何協(xié)調(diào)控制器和FP GA,特別是如何進行兩者之間的數(shù)據(jù)通信卻是需要解決的問題。本文以BF537系列D SP為例

2、,介紹一種方法,使得BF537能夠動態(tài)的配置FPG A,并能夠正確簡單的與F PG A進行數(shù)據(jù)通信。經(jīng)過實踐證明該方法行之有效,并具有一定的通用性和靈活性。關(guān)鍵詞:D SP;BF537;F PGA;數(shù)據(jù)通信;動態(tài)配置中圖分類號:T N431.2 文獻標識碼:ASolution of data communication based on DSP and FPGAZhu Jun G ao Q ingw ei H an Lu(T he Sch ool of E lectrical S cien ce and T echnology,Anh ui U nivers ity,An hui230039A

3、bstract:N ow in the design of many systems,such as w ir eless v edio transmission sy stem,A RM+FPG A o r DSP+ F PG A schemes ar e increasingly used.T hey ado pt AR M or DSP to make co ntr ol and FPG A to do complex algo rithmic calculation,so that the o pt imum value of the entire system perfo rmanc

4、e can be achieved utilizing the combinatio n of thier functions.H ow ever a still exist ing pro blem to be so lv ed is how to co ordinate contr oller and FP GA,par ticular ly how to car ry out the co mmunications betw een them.T his paper takes BF537series DSP as example to int roduce a method that

5、can dynamically config ure EPG A,and realize data communicatio ns w ith F PGA in co rr ect and simple w ay.T his met ho d is pr oved to be effect ive thr ough practice,and is univ ersal and flex ible in certain degr ee.Keywords:DSP;BF537;F PG A;dat a co mmunication;dynamic configur ation0 引 言隨著移動通信和

6、視頻編碼技術(shù)的發(fā)展,無線視頻傳輸?shù)玫搅嗽絹碓蕉嗟膽?yīng)用,傳統(tǒng)的應(yīng)用于有線領(lǐng)域的監(jiān)控圖傳設(shè)備越來越顯示出它的不足和缺陷。無線視頻傳輸方案主要分為發(fā)射和接收2部分,以發(fā)射部分為例,它負擔(dān)著視頻采集,信源編碼,信道編碼,射頻處理等幾個部份。視頻采集和信源編碼可以由專門的視頻服務(wù)器來完成。信道編碼部分主要完成基帶算法的處理,對信號進行調(diào)制,從而可以使信號進行無線傳輸,最后通過射頻模塊再由天線發(fā)射。射頻模塊是高頻的模擬電路部分,本文對此不多贅述。而通信相關(guān)的復(fù)雜算法,由于算法量較大,一般選用FPGA來完成,但FPGA并不具備很多可用的外設(shè)接口,所以一般不單獨使用?，F(xiàn)在很多系統(tǒng)都選擇A RM+FPGA或DS

7、P+FPGA方案3,如何使兩者能夠有效而快速的進行數(shù)據(jù)通信,是需要解決的問題。本文主要介紹了DSP和FPGA進行接口通信的一種簡便方法,以及相關(guān)的硬件和軟件設(shè)計。1 方案概述方案設(shè)計中FPGA用來實現(xiàn)通信相關(guān)的算法,采用的FPGA芯片是Xilinx公司的XC3S4000-4-FG676I,該芯片具有低功耗,大容量的優(yōu)點,對于高速大容量應(yīng)用場合來說性價比較高。但是,由于FPGA基于SRAM工藝,斷電后數(shù)據(jù)會丟失,一般FPGA除了采用邊界掃描方式JTAG下載外,更多采用與FPGA相對應(yīng)PROM芯片來靜態(tài)配置,這種配置方式由于PROM容量小,價格昂貴,易于燒壞等缺點,在產(chǎn)品化之前一般不予采用。更可取

8、的方法是采用控制器來動態(tài)配置FPGA,比如單片機、DSP等。同時,由于視頻信息經(jīng)過視頻服務(wù)器進行壓縮編碼以后是通過網(wǎng)口發(fā)送數(shù)據(jù),所以在視頻服務(wù)器與FPGA之間需要加上一個支持網(wǎng)絡(luò)接口功能的控制器4?；谝陨?個原因,我們選擇ADI公司的Blackf in系列處理器BF537來進行FPGA的動態(tài)配置,以及與視頻服務(wù)器進行網(wǎng)絡(luò)通信。BF537是ADI公司與Intel公司聯(lián)合研發(fā)的具有嵌入式網(wǎng)絡(luò)功能的處理器。BF537的工作頻率高達600MH z,集成朱軍等:基于DSP 和FPGA 的數(shù)據(jù)通信實現(xiàn)方案第1期132KB 片內(nèi)全速SRAM 和網(wǎng)口。處理器包括一個具有10級RISC 流水線的高性能16/3

9、2位嵌入式處理器內(nèi)核、用于實現(xiàn)最佳代碼密度的可變長度ISA 以及具有面向加速視頻和多媒體處理的指令的全SIMD 支持1。BF537功能強大,外部接口豐富,并且在其集成開發(fā)環(huán)境Visual DSP+中嵌入了實時操作系統(tǒng)內(nèi)核VDK,使得BF537能夠處理復(fù)雜的多線程程序,適合在嵌入式系統(tǒng)中使用。VDK 中還集成了Lw IP 協(xié)議棧,使得能夠很簡便的開發(fā)網(wǎng)絡(luò)程序,也保證了BF537與視頻服務(wù)器通信的便利。BF537在方案中主要是做核心控制功能,一方面負責(zé)板上各器件的初始化,FPGA 的動態(tài)配置,另一方面也需要與視頻服務(wù)器進行通信獲取視頻數(shù)據(jù),再送到FPGA 中進行基帶算法處理。綜上所述,方案基本的框

10、圖如圖1所示。 圖1 方案基本框圖2 DSP 動態(tài)配置FPG A由于FPGA 基于SRAM 工藝,掉電后數(shù)據(jù)會丟失。所以,FPGA 執(zhí)行的工程和算法文件,將要燒寫到FLA SH 中,由BF537在啟動后動態(tài)的加載到FPGA 中。BF537的上電從FLASH 引導(dǎo)啟動,完成系統(tǒng)的初始化,并配置好FPGA 使其可以工作,然后自動執(zhí)行與視頻服務(wù)器的連接進行數(shù)據(jù)通信8?？梢园袯F537的工程文件燒寫到異步存儲區(qū)的Bank0中,由上電或復(fù)位時自動運行,而把FPGA 將要執(zhí)行的基帶算法的工程文件燒寫到Bank1和Bank2中。這樣,只需在BF537的工程文件寫入配置FPGA 的程序,在系統(tǒng)啟動后就能做好對

11、FPGA 的動態(tài)配置和數(shù)據(jù)加載。具體的配置方法可以用BF537的GPIO 端口來對FPGA 的時鐘和數(shù)據(jù)配置的專用引腳進行模擬時序,即可完成對FPGA 的動態(tài)配置。查閱FPGA 的相關(guān)資料得知,FPGA 根據(jù)配置時鐘和數(shù)據(jù)把配置方式分為5種方式,由專用配置管腳M2 0來決定。本次設(shè)計中采用Slave Serial 模式來配置FPGA 。所用到的專用管腳主要有DONE 、PROG_B 、INIT _B 、CCLK 、D06,各個管腳的意義介紹如下:1DONE:由低到高來表明配置已經(jīng)完成。2PROG_B:低有效,用來對配置邏輯異步復(fù)位。持續(xù)為低則延遲配置進程。3INIT_B:當為低時,用來對配置存

12、儲空間初始化清零,如果持續(xù)為低,則延遲配置。配置過程中,如果為低,則表明配置數(shù)據(jù)出錯,配置完成后,變高。4CCLK:配置時的工作時鐘。5D0:配置串行數(shù)據(jù)。由于DSP 的GPIO 工作在3.3V,而FPGA 的配置管腳由VCCAU X(2.5V驅(qū)動,故連接時需要考慮接口兼容性,使之間電流限制在10m A 以下。BF537的IO 端口是多路復(fù)用的,由相關(guān)外設(shè)功能和GPIO 功能復(fù)用,可以選用5個沒有用到其外設(shè)功能的接口來作為GPIO 口連接FPGA 的專用配置引腳。選擇PG0,PG1,PG2,PG3和PG4來連接FPGA 上的CCLK,DONE,PROG_B,D0和INIT_B 。這樣便可以操作

13、GPIO 口來模擬FPGA 的配置時序了。查閱相關(guān)資料,可知相關(guān)時序圖如圖2所示。 圖2 FP GA 配置時序圖按照時序圖可知,程序處理流程是:1初始化:設(shè)置PG0,PG2,PG3設(shè)置為輸出,PG1,PG4設(shè)置成輸入,其中,PG0對應(yīng)于上圖中的CC LK,PG1對應(yīng)于DON E,PG2對應(yīng)于PROG,PG3對應(yīng)于DIN ,PG4對應(yīng)于INIT 。2PROG 先置0,再置1,然后掃描INIT,等其等于1的時候開始數(shù)據(jù)傳輸。3數(shù)據(jù)的傳輸從地址0x20100000開始,這也正是第32卷電 子 測 量 技 術(shù)FLA SH的Bank1開始的地址,我們從這個地址處開始燒寫的是將在FPGA中進行處理的信道編

14、碼等算法。每次從1個地址讀出16位的數(shù)據(jù),依次在CCLK的低電平的時候輸出到DIN,然后判斷DON E是否為1,如果DONE 不為1,則配置沒有完成,地址增加,從新的地址讀出數(shù)據(jù),依次循環(huán),當DONE為1時,數(shù)據(jù)傳輸完成。4CCLK繼續(xù)保持1000個周期,直到配置完成。這部分調(diào)試工作簡單但繁瑣,用GPIO口實現(xiàn)端口操作很簡單,主要就是寫好程序,用示波器來測量具體的時序波形,改變相關(guān)的延時來實現(xiàn)。3 DSP與FPG A的數(shù)據(jù)傳遞BF537在自啟動以后,首先進行板級初始化,然后會如上所述動態(tài)的配置FPGA,使其能夠正常工作。在完成這些以后,BF537就會與視頻服務(wù)器進行Socket連接,從視頻服務(wù)

15、器取得壓縮后的視頻數(shù)據(jù)流,送到FPGA進行處理。BF537與FPGA的數(shù)據(jù)傳遞可以通過普通的IO端口的中斷來實現(xiàn)。在BF537上選擇一個GPIO端口作為FPGA向BF537發(fā)送中斷的信號口。此外,BF537的異步存儲區(qū)可以配置成4個Bank,每個Bank為1M B,為了便于BF537與FPGA進行數(shù)據(jù)傳遞,可以把Bank3設(shè)計成FPGA的發(fā)送緩沖區(qū)。只需把BF537上的A MS3接口連接到FPGA,而把AM S20通過組合電路連接到Flash 的高2位地址以及片選信號2。這樣,FLASH實際使用到3M B的空間,即Bank0Bank2,尋址空間從0x20000000到0x202FFFFF,而B

16、ank3的尋址空間0x20300000到0x203FFFFF則由FPGA使用,供BF537與FPGA進行數(shù)據(jù)傳遞。具體的流程如下:1BF537通過網(wǎng)絡(luò)連接,從視頻服務(wù)器取得編碼以后的視頻數(shù)據(jù)流,放在SDRAM中的一段緩沖區(qū)內(nèi),而后一直等待FPGA的中斷信號。2FPGA查看發(fā)送緩沖區(qū)有沒有新的數(shù)據(jù)到來,如果沒有則繼續(xù)等待,如果有則進行基帶算法處理,處理完畢以后將數(shù)據(jù)發(fā)送至射頻模塊,同時向BF537發(fā)送一個中斷,請求新的數(shù)據(jù)到來。3BF537在接收到FPGA發(fā)送的中斷以后立即關(guān)閉此中斷,同時將接收到的視頻數(shù)據(jù)流通過DM A的方式,快速發(fā)送到FPGA的發(fā)送緩沖區(qū)。發(fā)送完畢以后,繼續(xù)從視頻服務(wù)器接收新

17、的數(shù)據(jù)流,同時再使能中斷并等待FPGA 發(fā)送新的中斷信號。4FPGA繼續(xù)同步驟2處理,并一直持續(xù)進行。4 方案測試在只有一個發(fā)射板的單板情況下,可以采用回環(huán)測試的方法。由于本文只是要驗證BF537與FPGA的接口通信是否正常,所以可以把FPGA的程序設(shè)計成簡單的延時,來模擬做基帶算法所消耗的時間,延時一段后自動向BF537發(fā)一個中斷,請求下一幀數(shù)據(jù)。BF537在接收到這個中斷后,迅速將FPGA緩沖區(qū)的數(shù)據(jù)(也就是BF537上一次發(fā)送的幀重新用DMA傳輸?shù)搅硪粋€緩沖區(qū),再寫到文件中5。與此同時BF537繼續(xù)發(fā)送下一幀數(shù)據(jù)至FPGA。如此,則視頻數(shù)據(jù)就會不斷的經(jīng)過BF537和FPGA的回環(huán)而寫到一

18、個文件中。這里只要使用一個視頻解碼軟件來對這個文件進行解碼即可,如果解碼出的視頻和原先采集的視頻相同,則證明BF537和FPGA 的數(shù)據(jù)傳遞正常。起初代碼在設(shè)計時,發(fā)現(xiàn)有前后幀數(shù)據(jù)覆蓋的問題,經(jīng)過對代碼的修改和相關(guān)的延時,現(xiàn)已完全解決。目前的系統(tǒng)發(fā)射部分和接收部分都已經(jīng)完成,經(jīng)過反復(fù)測試,基本可以穩(wěn)定工作。在整套系統(tǒng)的無線聯(lián)調(diào)中,視頻數(shù)據(jù)發(fā)送和接收都運行正常。在發(fā)射信噪比為6dB 時候,傳輸誤碼率僅有3.16!10-8,在6dB以上,傳輸誤碼率為0,接收端的視頻流暢連貫。從而證明數(shù)據(jù)傳遞完全正常,本方案中所采用的方法完全可以實現(xiàn)DSP與FPGA 的實時數(shù)據(jù)通信。5 結(jié) 論無線視頻傳輸方案發(fā)射部

19、分的設(shè)計基本如上所述,本文主要闡述2處關(guān)鍵的地方,一方面是BF537對FPGA的動態(tài)配置部分,這保證了系統(tǒng)在上電后,BF537和FPGA 都能正常的工作。另一方面是BF537如何與FPGA進行數(shù)據(jù)通信,以實現(xiàn)BF537作為視頻服務(wù)器和FPGA的中間者,完成信源編碼到信道編碼這一過程中視頻數(shù)據(jù)的正確傳遞。無線視頻傳輸系統(tǒng)的設(shè)計非常復(fù)雜,涉及到多方面的知識,本文只是截取其中的一部分進行詳細的論述,旨在說明在類似A RM+FPGA或DSP+FPGA的這種方案中,如何使用控制器對FPGA進行配置以及如何進行二者之間的數(shù)據(jù)通信。參考文獻1 陳峰.Blackfin系列D SP原理與系統(tǒng)設(shè)計M.北京:電子工

20、業(yè)出版社,2004.2 李陽,劉政林,湯加躍,鄒雪城,李宗林.一種新型多媒體SoC驗證平臺原理及其實現(xiàn)J.微電子學(xué),2007,37(2:189 193.3 張毅剛,蘇俊高,劉兆慶.基于DSP和FPG A的導(dǎo)引頭數(shù)據(jù)采集系統(tǒng)設(shè)計J.電子測量技術(shù),2008,31(5:109 112.4 李正衛(wèi),王衛(wèi)東,許積文.基于ADSP的視頻So C驗證方案及其接口的設(shè)計J.桂林電子科技大學(xué)學(xué)報,2006,26(6:460 463.5 曹小秋,趙煥軍.A DI Blackfin系列D SP處理器實驗指導(dǎo)書M.北京:電子工業(yè)出版社,2008.(下轉(zhuǎn)第119頁馬 俊:基于T MS320VC5402DSP 高速PCI

21、 數(shù)據(jù)處理系統(tǒng)設(shè)計第1期4 系統(tǒng)的調(diào)試及結(jié)果調(diào)試該系統(tǒng)時,在A/D 轉(zhuǎn)換器輸入端輸入一個確定信號,并設(shè)計了A/D轉(zhuǎn)換和數(shù)據(jù)處理程序。將RIGOL 系列信號發(fā)生器DG2000的輸出轉(zhuǎn)換后存入DSP 數(shù)據(jù)存儲器的連續(xù)單元中,設(shè)計了簡單明晰的頻率計算程序,通過零點檢測計算出信號的頻率,最終結(jié)果經(jīng)PCI 傳送給PC 機并輸出顯示。波形輸入如圖7所示。 圖7 DG2000波形輸入5 結(jié)束語所設(shè)計的系統(tǒng)對04V 電信號進行數(shù)據(jù)采集和相應(yīng)的處理都獲得了成功,并且速度高、實時性好。本系統(tǒng)為通用型高速、實時數(shù)據(jù)處理系統(tǒng),可引入到智能自動化控制或者神經(jīng)網(wǎng)絡(luò)智能控制中,可以實現(xiàn)對多種信號的采集和處理,可用于工業(yè)控制

22、、儀器儀表等領(lǐng)域,有著廣闊的發(fā)展前景和市場需求。參考文獻1蔣天發(fā).多微通信構(gòu)成的數(shù)據(jù)采集系統(tǒng)D.武漢:湖北通信學(xué)會第五屆學(xué)術(shù)年會論文集.1992,11:158 160.2 馬俊,陳學(xué)煌.基于D SP 多路數(shù)據(jù)采集系統(tǒng)設(shè)計J.電子技術(shù)應(yīng)用,2007,33(12:85 87.3 T LC5510D at a M anualZ.T ex as Instrument,1999:2 20.4 雷宏江.DSP 系統(tǒng)的A/D 接口設(shè)計J.儀表技術(shù),2005,5:66 67.5 張兢.PCI9052PCI 局部總線目標接口及應(yīng)用J.電子技術(shù),2001,28(10:11 12.6王胡艦,吳瑞生.利用接口芯片PCI905