高速串行數(shù)據(jù)通信發(fā)送芯片CY7B923的原理及應用

1、高速串行數(shù)據(jù)通信發(fā)送芯片cy7b923的原理及應用cy7b923是cypress公司推出的一種用于點對點之間高速串行數(shù)據(jù)通信的發(fā)送芯片。cy7b923采納的是基帶傳輸通信方式，并支持帶電插拔（熱接插）。其內(nèi)部主要包括時鐘產(chǎn)生器、輸入寄存器、移位寄存器、三對差分pecl輸出對以及測試規(guī)律等。該芯片外轉(zhuǎn)帳電路比較容易，不需或微機控制，并且內(nèi)置有自測試電路，因此用法比較便利。cy7b923的最大傳輸速率可達400mbps，有三種傳輸速率的器件可供挑選：標準系列的器件有cy7b923-jc、cy7v923-ji、 cy7b923-sc及cy7b923-lmb四種型號，它們的傳輸速率為160330mbp

2、s；高速系列器件有cy7b923-400jc和cy7b923-400ji兩種型號，傳輸速率可達160400mbps；對一些傳輸速率要求不高的場合，可采納較低價格的cy7b923-155jc或cy7v923-155ji，其傳輸速率為150160mbps。cy7b923采納單一的+5v電源供電，功耗僅 350mw?？杉嫒莨饫w、ibm escon、dvb-asi及smpte-259m等多種傳輸協(xié)議，適用于光纖、同軸電纜和雙絞線等傳輸媒介。2 引腳功能及內(nèi)部結構cy7b923有28腳soic、c和lcc三種封裝形式，采納 0.8bi工藝，其此腳羅列1所示（soic封裝），引腳功能如表1所列。cy7b9

3、23的內(nèi)部結構2所示，其內(nèi)部主要包括時鐘產(chǎn)生器、輸入寄存器、編碼器、移位寄存器、三對差分pecl輸出對（outa±、outb±及outc±）及測試規(guī)律等電路。輸入寄存器的數(shù)據(jù)輸入時序和標準fifo的數(shù)據(jù)輸出時序相全都，因而不需外加規(guī)律電路，便可知同步fifo芯片或異步fifo芯片挺直銜接并將fifo芯片中的數(shù)據(jù)讀入到輸入寄存器中，然后再發(fā)送出去。在bist方式下，借助于內(nèi)部規(guī)律電路，并行輸入寄存器又可作為線性反饋移位寄存器，用于產(chǎn)生一串511字節(jié)的包含有數(shù)據(jù)、特定的有效字符碼以及設定的違例碼等一串偽隨機序列。編碼器用于將保存在輸入寄存器的數(shù)據(jù)轉(zhuǎn)換為適合串行口輸出的

4、數(shù)據(jù)形式。由sc/d的輸入狀態(tài)來打算其編碼方式：sc/d=1（高電平）時，按控制碼表轉(zhuǎn)換輸入的數(shù)據(jù)為控制碼；sc/d=0（低電平）時，按數(shù)據(jù)碼表轉(zhuǎn)換輸入的8位數(shù)據(jù)為10位數(shù)據(jù)碼。當設定mode為高電平常，可將編碼器的8b/10b編碼功率屏蔽掉。cy7b923的outa±和outb±受foto控制，outc±則不受foto影響，outc±能延續(xù)輸出數(shù)據(jù)流，適用于系統(tǒng)舉行自環(huán)測試。為削減功耗，不用的輸出端均應接vcc（+5v電源），以禁止相應的輸出電路工作。3 工作原理及操作方式3.1 工作原理cy7b923作為點對點串行通訊中的發(fā)送芯片，其數(shù)據(jù)傳輸速率可達

5、33m字節(jié)/秒（對cy7b923-400系列的芯片可達40m字節(jié)/秒）。當ena或enn有效（低電平）時，在ckw的升高沿，用戶的8位數(shù)據(jù)或協(xié)議信息將讀入發(fā)送器的輸入寄存器中。然后由編碼器編碼后送到移位寄存器，最后在位時鐘的控制下通過三對差分pecl對串行輸出。3.2 操作方式cy7b923的發(fā)送操作方式有兩種：正常用法操作方式和測試方式。正常用法操作方式又分為編碼方式和直通方式（非編碼方式）。測試方式用于芯片的測試、發(fā)送電路的測試和囫圇系統(tǒng)的測試。測試方式也分為內(nèi)置自測試方式（bist方式）和工廠測試方式（芯片測試方式）。下面分離給以介紹。a.編碼操作方式在這種方式下，允許用戶發(fā)送8位的數(shù)據(jù)

6、和控制字符。譯碼器按照輸入的8位數(shù)據(jù)（d0d7）、數(shù)據(jù)類型控制碼（sc/d）及系統(tǒng)測試輸入位（svs）的狀態(tài)等對輸入數(shù)據(jù)舉行譯碼，若數(shù)據(jù)的內(nèi)容為正常的數(shù)據(jù)碼，則sc/d為低電平，且應當用法有效數(shù)據(jù)碼表中的數(shù)據(jù)字符壽終正寢組來對輸入數(shù)據(jù)舉行編碼。若輸入數(shù)據(jù)的內(nèi)容為控制碼或協(xié)議信息，則sc/d應為高電平，且應根據(jù)有效特別字符碼和碼系列等表中的字符碼或碼組來對輸入的數(shù)據(jù)編碼。測試字符和測試碼系列中包含有測試光纖通路銜接的碼組，這些碼組也可用于測試系統(tǒng)銜接在傳輸誤碼與定時之間的響應關系。違例字符也可以作為用戶數(shù)據(jù)包的一部分發(fā)送出去（例如：發(fā)送c0.7，d70=11100000，sc/d），或者由外部系

7、統(tǒng)通過轉(zhuǎn)變svs輸入電平（svs置為低電平）來發(fā)送違例字符。測試時，無需對系統(tǒng)的傳輸接口電路作任何改動即可使其產(chǎn)生傳輸誤碼，因而允許系統(tǒng)測試規(guī)律根據(jù)確定的方式來評估系統(tǒng)的誤碼率。b.直通操作方式在此方式下，輸入的數(shù)據(jù)是已譯碼的10位數(shù)據(jù)即d09（db-h）、（da）、和svs（dj）等數(shù)據(jù)，sc/d和svs分離作為da和dj的數(shù)據(jù)輸入腳。這10位數(shù)據(jù)經(jīng)挺直串行化后即可發(fā)送出去。數(shù)據(jù)譯碼方式的挑選可由設計者打算，對數(shù)據(jù)的譯碼也可通過外加電路來實現(xiàn)。需要注重的是：所挑選的譯碼方式必需保證譯碼后數(shù)據(jù)位之間有適當?shù)淖兓?，以使接收器中的鎖相環(huán)電路能與輸入數(shù)據(jù)同步（起碼每10位必需有一個數(shù)據(jù)位是變幻的），

8、但這種方式并不常用。4 cy7b923構成發(fā)送電路設計實例圖3為由cy7b923構成的一個實際的發(fā)送應用電路。該電路主要由cy7b923發(fā)送芯片、7200（fifo）芯片、阻抗變換匹配線圈及相關的和等組成。fifo芯片的讀信號由cy7b923的rp腳提供。cy7b923的發(fā)送控制由外部提供的enac和fifo芯片的sef信號來共同完成。通過設置拔碼開關u7的相關位置可以將cy7b923發(fā)送芯片的工作方式設置在正常發(fā)送方式或內(nèi)置測試方式。詳細的操作辦法如下；(1)sbist=0時，設置為內(nèi)置自測試方式此時，若ena=1，發(fā)送器開頭發(fā)送1010交替變幻的位系列。假如用測試輸出端，則可看到一個近似的正弦波。若ena=0，則發(fā)送器開頭重復發(fā)送一組測試系列碼。在每一個bist測試循環(huán)中，rp腳都將產(chǎn)生一個負脈沖。因而可由外部計數(shù)器或示波器來監(jiān)測發(fā)送測試碼組的循環(huán)次數(shù)。（2）sbist=1時，設置為正常用法方式在正常用法方式時，ena應和enau相銜接。其工作過程為：首先用戶將需要發(fā)送的一幀數(shù)據(jù)（包括用戶協(xié)議和用戶數(shù)據(jù)信息）寫入fifo芯片，然后再啟動發(fā)送器cy7b923并由cy7b923發(fā)送出去。cy7b923在從fifo芯片中讀出數(shù)據(jù)后，先舉行串-并轉(zhuǎn)換，然后才將數(shù)據(jù)發(fā)送出去。當一幀數(shù)據(jù)發(fā)送完畢后，由fifo芯片中的ep信號自動控制cy7v923，以使其停止讀取fifo芯片中的數(shù)據(jù)。此