




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、實驗一四位串行進位加法器的設(shè)計一、實驗?zāi)康?1. 理解一位全加器的工作原理 2. 掌握串行進位加法器的邏輯原理3. 進一步熟悉Quartus 軟件的使用,了解設(shè)計的全過程,二、實驗內(nèi)容1 .采用VHDL吾言設(shè)計四位串行進位的加法器2 . 采用畫原理圖的方法設(shè)計四位串行進位加法器 三、實驗步驟 1、使用VHDLf言設(shè)計1. 打開 File New Project Wizard 輸入文件名adder4 保存在D盤內(nèi),打開File NeVHDlFile,從模版中選擇庫的說明, use語句的說明,實體的說明,結(jié)構(gòu)體的說明,編寫VHDL弋碼,然后保存、編譯。打開File New Other File V
2、ectorWaveform File, 查找引腳,從Edit 中選擇 End Time 輸入40、ns 保存。從Assignments Settings Simulator Settings Functional然后 Processing Generate Functional Simnlation Netlist 確定。選擇 Start Simulation 保存最后的波形圖,打開 File close 關(guān)閉工程。底層文件:LIBRARY ieee;USE fadder ISPORT(a, b,cin : IN STD_LOGIC;s, co : OUT STD_LOGIC);END fad
3、der;ARCHITECTURE arc1 OF fadder ISBEGINs=a xor b xor cin;coa(0), b =b(0),cin=c0,s=s(0),co=carry (1);u2 : fadder PORT MAP (a=a(1), b=b(1),cin=carry(1),s=s(1),co=carry (2);u3 : fadder PORT MAP (a=a(2),b=b(2),cin=carry(2),s=s(2),co=carry (3);u4 : fadder PORT MAP(a=a(3),b=b(3),cin=carry(3),s=s(3),co=c4)
4、;END arc2;2、使用原理圖的方法設(shè)計打開 File New Project Wizard 輸入文件名adder4 保存在 D盤內(nèi),打開File New VHDL File, 從模版中選擇庫的說明,use語句的說明,實體的說明,結(jié)構(gòu)體的說明,編寫VHDL弋碼,然后選擇File-Create/Update-Create Symbol Files forCurrent File, 選擇File-New-Other File-VectorWaveform File, 查找引腳,從Edit 中選擇 End Time 輸入40、ns 保存。從Assignments Settings Simulat
5、or Settings Functional然后 Processing Generate Functional Simnlation Netlist 確定。選擇 Start Simulation 保存最后的波形圖,打開 File close 關(guān)閉工程。文件:LIBRARY ieee;USE fadder ISPORT(Cin,a, b : IN STD_LOGIC;s, co : OUT STD_LOGIC);END fadder;ARCHITECTURE arc1 OF fadder ISBEGINs=a xor b xor cin;co! I* b工 kiwi 中1口 b - W FiST
6、F M , 事 審、町修安電四、實驗現(xiàn)象將0M i稿?iy *KTjyM-HI. X-4t M- M1:tf U 4匕.-t.- ,/、:各 * 、1 1r & i二Er-Eiid !l聿 F u史tfrulvrn n五、實驗體會與收獲問題:Error (10500): VHDLsyntax error at (10) near text); expecting an identifier, or constant, or file,or signal, or variableError (10500): VHDL syntax error at (19) near textCOMPONENT; expecting ;, or an identifier(component is a reserved keyword), or entityError (10396): VHDL syntax error at (27): name used inconstruct must match previously specified name adder4Error (10523): Ignored construct adder4 at (3) due toprevious errors解
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 技術(shù)升級項目合同借款協(xié)議
- 合同管理培訓與人才培養(yǎng)的建議
- 餐飲業(yè)原料采購合同(安全食品專用)
- 勞動合同范本:外來專業(yè)技術(shù)人才
- 商業(yè)地皮交易合同書
- 蘇州市模范勞動合同樣本
- 四人合作創(chuàng)業(yè)股份分配合同范本
- 年度合作合同:速記服務(wù)條款
- 液化氣采購框架合同
- 購物中心投資合同樣本
- 工程變更洽商記錄-表-C2-4
- 航天器用j30jh系列微型矩形電連接器
- 英文版成人機票
- 倉庫出入庫管理系統(tǒng)
- 2021年溫二高、甌海中學、龍灣中學提前招生語文試卷
- 高原冬季施工保證措施
- 平面簡諧波的波函數(shù)教程課件
- 績效評價師考試-隨機題庫
- CSC-103微機線路成套保護裝置檢驗作業(yè)指導書
- 叉車日常維護保養(yǎng)檢查記錄表
- 鐵路橋梁工程各工序工效分析
評論
0/150
提交評論