《計(jì)算機(jī)組成原理》習(xí)題集部分參考答案

1、計(jì)算機(jī)組成原理習(xí)題集部分參考答案說(shuō)明:這里給出了習(xí)題部分答案,僅供參考。名詞解釋、簡(jiǎn)答題以及論述題的答案均可以在教材以及其它參考書上找到,請(qǐng)各位同學(xué)自行完成。一. 選擇題(每小題2分,共20分1. B2. C3. B4. A5. B6. A7. B8.B 9.A 10.A11. C 12. C 13. D 14. B 15. D16. A 17. D 18. B 19. C 20. C21. D 22. B 23. B 24. D 25. A 26. D27. D 28. D 29. B 30. A31. D 32. D 33. D 34.D、C 35. D 36. C37. B 38. B

2、39. B 40. C 43.B二. 填空題(每小題1分,共20分1. 輸入編碼內(nèi)碼字模碼2. 加、減法浮點(diǎn)運(yùn)算3. 210 2304. 算術(shù)運(yùn)算邏輯運(yùn)算5. 程序地址6. 存儲(chǔ)周期存儲(chǔ)器7. 順序?qū)ぶ贩绞教S尋址方式8. 并行串行復(fù)用9. 符號(hào)位數(shù)值域10.控制器運(yùn)算器11. 系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件12.帶寬單總線、雙總線(或三總線。答2個(gè)即可 13. 并行空間并行時(shí)間并行14. 先進(jìn)后出寄存器存儲(chǔ)器15. 軟件系統(tǒng)16. 集中式分布式17. 寄存器主存18.為計(jì)算機(jī)各部件的協(xié)調(diào)工作提供時(shí)間標(biāo)志。19. 硬、軟件系統(tǒng)器件性能決定20. 輸入編碼(或輸入碼內(nèi)碼(或機(jī)內(nèi)碼字模碼21. 內(nèi)外存貯

3、器指令寄存器22. 存儲(chǔ)容量存取時(shí)間23. 程序控制類操作數(shù)下一條指令24. 寄存器-寄存器型寄存器-存儲(chǔ)器型25. 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)26. 統(tǒng)一編址單獨(dú)編址27. 總線I/O設(shè)備(或輸入輸出設(shè)備28. 輸入設(shè)備輸出設(shè)備31. cache 主存32. 二進(jìn)制代碼地址碼33. 存儲(chǔ)周期存儲(chǔ)器帶寬34. 算術(shù) 135.地址線數(shù)據(jù)線控制線36. 外圍設(shè)備DMA控制器內(nèi)存三. 簡(jiǎn)答題1. 計(jì)算機(jī)主要由:CPU子系統(tǒng)、存貯子系統(tǒng)以及輸入輸出子系統(tǒng)。在計(jì)算機(jī)體系的建構(gòu)過(guò)程中,輸入輸出子系統(tǒng)是變化最多子系統(tǒng)。主機(jī)與外圍設(shè)備主要連接方式有:星型連接、輻射型連接、通道控制方式連接以及輸入輸出

4、機(jī)(IOP方式。2. 答:指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期,是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間,通常等于取指時(shí)間(或訪存時(shí)間。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù),也可稱為節(jié)拍脈沖或T周期,是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成,每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。3. 答:Cache是高速緩存器,位于CPU與存貯器之間;其傳送速率比主存高5-6倍,在操作系統(tǒng)的支持下,把主存的信息傳送到Cache中,對(duì)于提高CPU的利用率和信息的處理速度起非常關(guān)鍵的作用。4.答:RISC主要指精簡(jiǎn)指令集計(jì)算機(jī)系統(tǒng),它的主要特

5、點(diǎn)有:1指令總數(shù)一般不超過(guò)100條;2基本尋址方式限制在23種;3指令格式一般也限制在2-3種,長(zhǎng)度一致;4除取數(shù)和存數(shù)指令外,大部分指令在單周期內(nèi)完成;5只有取數(shù)和存數(shù)指令能訪問(wèn)存貯器,其它指令限制在寄存器間進(jìn)行。5. 為了不斷提供刷新圖像的信號(hào),必須把一幀圖像信息存儲(chǔ)在刷新存儲(chǔ)器,也叫視頻存儲(chǔ)器。其存儲(chǔ)容量由圖像灰度級(jí)決定。分辨率越高,灰度級(jí)越多,刷新存儲(chǔ)器容量越大。6. 時(shí)間上講,取指令事件發(fā)生在"取指周期",取數(shù)據(jù)事件發(fā)生在"執(zhí)行周期"。從空間上講,從內(nèi)存讀出的指令流流向控制器(指令寄存器。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器(通用寄存器。7.當(dāng)多個(gè)用戶

6、共享主存時(shí),為使系統(tǒng)能正常工作,應(yīng)防止由于一個(gè)用戶程序出錯(cuò)而破壞其它用戶的程序和系統(tǒng)軟件,還要防止一個(gè)用戶程序不合法的訪問(wèn)不是分給它的主存區(qū)域。為此,系統(tǒng)提供存儲(chǔ)保護(hù)。通常采用的方法是:存儲(chǔ)區(qū)域保護(hù)和訪問(wèn)方式保護(hù)。8.RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī),它有以下特點(diǎn):(1選取使用頻率最高的一些簡(jiǎn)單指令,以及很有用但不復(fù)雜的指令。(2指令長(zhǎng)度固定,指令格式種類少,尋址方式種類少。(3只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器,其余指令的操作都在寄存器之間進(jìn)行。(4大部分指令在一個(gè)機(jī)器周期內(nèi)完成。(5CPU中通用寄存器數(shù)量相當(dāng)多。(6以硬布線控制為主,不用或少用微指令碼控制。一般用高級(jí)語(yǔ)言編程,特別重視編譯優(yōu)化工作,

7、以減少程序執(zhí)行時(shí)間。9. 答:計(jì)算機(jī)系統(tǒng)可分為:微程序機(jī)器級(jí),一般機(jī)器級(jí)(或稱機(jī)器語(yǔ)言級(jí),操作系統(tǒng)級(jí),匯編語(yǔ)言級(jí),高級(jí)語(yǔ)言級(jí)。9. 答:指令周期是指取出并執(zhí)行一條指令的時(shí)間,指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示,CPU周期也稱為機(jī)器周期,而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期(也稱為節(jié)拍脈沖或T周期。11. (1外設(shè)發(fā)出DMA請(qǐng)求;(2CPU響應(yīng)請(qǐng)求,DMA控制器從CPU接管總線的控制;(3由DMA控制器執(zhí)行數(shù)據(jù)傳送操作;(4向CPU報(bào)告DMA操作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快12.答:程序查詢方式,數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制,優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單,缺點(diǎn)是CPU效率

8、低,中斷方式是外圍設(shè)備用來(lái)"主動(dòng)"通知CPU,準(zhǔn)備輸入輸出的一種方法,節(jié)省了CPU時(shí)間,但硬件結(jié)構(gòu)相對(duì)復(fù)雜。13.(1將控制器所需要的命令,以代碼(微碼的形式編寫成微指令,存入一個(gè)ROM構(gòu)成的控制存貯器,當(dāng)CPU執(zhí)行指令時(shí),從控制器中取出微指令;(2將各種機(jī)器指令操作分解成若干微操作系列。微命令、微指令以及微程序的關(guān)系表述為:一條微指令= 若干微命令控制一條機(jī)器指令= 若干微指令(一段微程序14. CPU主要有以下四方面的功能:(1.指令控制:程序的順序控制,稱為指令控制。(2操作控制:CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào),把各種操作信號(hào)送往相應(yīng)部件,從而控制這些

9、部件按指令的要求進(jìn)行動(dòng)作。(3時(shí)間控制:對(duì)各種操作實(shí)施時(shí)間上的控制,稱為時(shí)間控制。(4數(shù)據(jù)加工:對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理,完成數(shù)據(jù)的加工處理。15. 外圍設(shè)備的I/O控制方式分類及特點(diǎn):(1程序查詢方式:CPU的操作和外圍設(shè)備的操作能夠同步,而且硬件結(jié)構(gòu)比較簡(jiǎn)單;(2程序中斷方式:一般適用于隨機(jī)出現(xiàn)的服務(wù),且一旦提出要求應(yīng)立即進(jìn)行,節(jié)省了CPU的時(shí)間,但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些;(3直接內(nèi)存訪問(wèn)(DMA方式:數(shù)據(jù)傳輸速度很高,傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。需更多硬件,適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合;(4通道方式:可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送,大大提高了C

10、PU的工作效率;(5外圍處理機(jī)方式:通道方式的進(jìn)一步發(fā)展,基本上獨(dú)立于主機(jī)工作,結(jié)果更接近一般處理機(jī)。16.指令周期是指取出并執(zhí)行一條指令的時(shí)間,指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示,CPU周期也稱為機(jī)器周期,而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期(也稱為節(jié)拍脈沖或T周期。四. 應(yīng)用題1. 原碼11110001 反碼10001110補(bǔ)碼10001111 移碼000011112. x補(bǔ)=00.1011 x補(bǔ)=00.1011+y補(bǔ)=11.1011 +-y補(bǔ)=00.010100.0110 01.0000x+y=+0.0110 x-y產(chǎn)生溢出3.二進(jìn)制表示為-01111111 (9分X反= 10000

11、000 X補(bǔ)= 10000001 X移= 000000014. 解:X補(bǔ)=1.10001 -X補(bǔ)=0.01111 Y補(bǔ)=0.11001 -Y補(bǔ)=1.00111X補(bǔ)=11.10001 X補(bǔ)=11.10001+Y補(bǔ)=00.11001 +-Y補(bǔ)=11.0011100.01010 10.11000X+Y=+0.01010 X-Y 結(jié)果發(fā)生溢出5. 原碼:-1,補(bǔ)碼:-127,反碼:-126,移碼:+1。6.單機(jī)系統(tǒng)總線結(jié)構(gòu)主要有三種方式,結(jié)構(gòu)如下:單總線結(jié)構(gòu):1圖C4.2雙總線結(jié)構(gòu):三總線結(jié)構(gòu)(省略7. 中斷處理過(guò)程流程圖(略。8. (218×8/(32k×8=8,故需8個(gè)模塊;(

12、32k×8/(4k×4=16,故需16片芯片;共需8×16=128片芯片;為了選擇各模塊,需使用3:8譯碼器;即3根地址線選擇模塊。;9. 存儲(chǔ)器容量為64K×16位,其地址線為16位(A15-A0,數(shù)據(jù)線也是16位(D15-D0 SRAM芯片容量為16K×8位,其地址線為14位,數(shù)據(jù)線為8位,因此組成存儲(chǔ)器時(shí)須字位同時(shí)擴(kuò)展。字?jǐn)U展采用2 :4譯碼器,以16K為一個(gè)模塊,共4個(gè)模塊。位擴(kuò)展采用兩片串接。10. 解:(132片256K(1bit的RAM可構(gòu)成256K(32bit的存儲(chǔ)器;(2如果采用32bit的字編址,需要18條地址線,2的18次方=256K;(3與CPU連接及主要連接線(略11. 1所需芯片總數(shù)(64K×32÷(16K×16= 8片;2因此存儲(chǔ)器可分為4個(gè)模塊,每個(gè)模塊16K×32位,;3各模塊通過(guò)A15、A14進(jìn)行2:4譯碼;4圖省略: ;12. (1中斷的定義:CPU暫時(shí)中止現(xiàn)行程序的執(zhí)行,轉(zhuǎn)去執(zhí)行為某個(gè)隨機(jī)或設(shè)定事件的中斷處理程序,處理完畢后自動(dòng)恢復(fù)原程序的執(zhí)行。中斷事件出現(xiàn)的隨機(jī)性或設(shè)定