畢業(yè)設計-基于單片機的智能電話錄音系統(tǒng)

1、 本科生畢業(yè)設計基于單片機的智能電話錄音系統(tǒng)Telephone automatic recording system of MCU學生姓名所在專業(yè)自動化所在班級2006級（1）班申請學位工學學士指導教師職稱講師副指導教師職稱答辯時間2目錄設計總說明IINTRODUCTIONII緒論- 1 -第1章 系統(tǒng)總體設計- 2 -1.1 系統(tǒng)結構- 2 -1.2 系統(tǒng)組成- 2 -1.3 系統(tǒng)功能- 2 -1.4 系統(tǒng)可行性分析- 3 -第2章 主要硬件選擇- 3 -2.1 微處理器- 3 -2.1.1 AT89C52的概述- 3 -2.1.2 AT89C52單片機的硬件結構- 4 -2.1.3 AT8

2、9C52的主要功能特性- 4 -2.1.4 AT89C52的引腳說明- 4 -2.1.5 AT89C52的復位電路- 7 -2.2 雙音多頻譯碼器MT8880- 8 -2.2.1 MT8880功能概述- 8 -2.2.2 MT8880的內部結構圖- 8 -2.2.3 MT8880引腳圖及引腳功能描述- 9 -2.2.4 MT8880的工作原理- 10 -2.2.5 MT8880的譯碼- 11 -2.3 語音芯片ISD4004- 11 -2.3.1 ISD4004功能概述- 11 -2.3.2 ISD4004引腳及其功能描述- 12 -2.3.3 ISD的SPI- 13 -2.3.3.1 信息快

3、進- 14 -2.3.3.2 上電順序- 14 -2.3.3.3 SPI端口的控制位- 15 -2.3.3.4 SPI控制寄存器- 16 -2.4 繼電器- 16 -2.4.1 繼電器的介紹- 16 -2.4.2 繼電器的驅動原理- 17 -第3章 硬件電路- 18 -3.1 振鈴檢測電路- 18 -3.2 自動摘機電路- 19 -3.3 DTMF信號處理電路- 21 -3.4 語音接口電路- 22 -3.5 單片機電路- 23 -第4章 軟件設計- 24 -4.1 系統(tǒng)軟件流程圖- 24 -4.2 程序代碼- 24 -第5章 結束語與展望- 25 -第6章 鳴謝- 26 -參考文獻- 27

4、-附錄：單片機控制電路- 28 -附錄：摘機解碼電路- 29 -附錄：語音芯片電路- 30 -附錄：程序代碼- 31 -附錄：實物圖- 40 -設計總說明設計總說明隨著我國社會經(jīng)濟和通信行業(yè)的迅速發(fā)展，電話已成為人們日常生活和工作中非常重要的聯(lián)絡手段，以前需要見面或書信才能解決的事情現(xiàn)在只需一個電話就辦妥了。但這種方便快捷同時也帶來了一個弊病，那就是有些事情事后說不清，容易造成不必要的麻煩，有些單位只得以電話錄音機來暫時解決這個問題，此類設備自動化程度差，存儲量小，查詢不便，而且需要每條線路都配備一個相應設備，成本高，效率低。特別是在電力調度、公安監(jiān)聽、防汛報警等較特殊的領域，使其對語音工作的

5、發(fā)生過程都需要有個準確可靠的記錄過程，隨著社會技術的進步，這些領域自身對可靠的語音處理效果的追求，使得對老式錄音設備的社會適應性提出了有力的挑戰(zhàn)。電話自動錄音系統(tǒng)的發(fā)明給人們帶來極大的方便。日常生活中，當主人外出不在家時，電話自動錄音系統(tǒng)便可履行主人的義務，錄制下對方的留言，以便主人回來后及時得到對方留下的信息。當主人不在家時，對方在語音的提示下聽取留言或留下一段信息。早期的錄音電話采用盒式錄音帶，目前已普遍采用集成電路存儲的產品。該電話自動錄音系統(tǒng)便是其中典型的一種。隨著科學技術的發(fā)展，錄音電話必將朝著多功能化、更智能化、人性化的方向發(fā)展。本文首先探討了數(shù)字錄音系統(tǒng)的概況，并根據(jù)現(xiàn)有的技術條

6、件，利用單片機和一些外圍器件設計一種適合家庭、辦公室等室內場合的智能電話錄音系統(tǒng)。本次設計采用AT89C52單片機作為電話錄音系統(tǒng)的的控制核心，利用電話線作傳輸媒體的面向普通居民的智能電話錄音系統(tǒng)。當有電話打入時即電話振鈴檢測電話檢測到電話線路發(fā)來的振鈴(鈴流)并等待至系統(tǒng)默認的振鈴次數(shù)后 ,控制器自動摘機 ,摘機后在語音電路的提示下將主人留言發(fā)送給對方,最后錄入對方語音,直到檢測到對方掛機為止，完成錄音電話的功能。此次設計采用模塊化的設計方案。根據(jù)系統(tǒng)的功能主要分為這幾部分：振鈴檢測部分；自動摘掛機部分；DTMF信號解碼部分；語音控制與語音錄放部分。而本設計的主要內容就是圍繞這些部分進行芯片

7、的選擇，電路的設計以及軟件的設計。關鍵詞：DTMF解碼電路；語音芯片ISD4004；智能電話錄音系統(tǒng)IINTRODUCTIONINTRODUCTIONWith the development of China's economy and telecommunications, telephone has become a very important means of communication in people's daily life and work. For example, things which are solved by meeting or communic

8、ation with letter in the past is solved just by a phone now. However, this convenience also has a drawback. It is difficult to explain some things after the call and causes some troubles. In order to solve the problem, some people have to use a telephone tape to record the conversation. This equipme

9、nt is not only poor intelligent and small memory, but also inconvenient in inquiring. Every line needs to equip with a telephone tape. It makes the equipment with high cost and low efficiency. It need to record the complete conversation in some special situation such as scheduling electric power, po

10、lices monitoring activity and alarm for flood. With progress of social technology and demand for reliable monitoring voice, old recording equipment has to face powerful challenge of the social adaptability. The invention of telephone automatic recording system brings great convenience for people. In

11、 daily life, when the master is away, this system can fulfill the obligations of the owner to record the message from other side that is known if the master is back. When the master is not at home, the people who made a phone call leave a message or information with the speech cues.People have gener

12、ally adopted integrated circuit storage products instead of cassette tape. This telephone automatic recording system is one of the typical types. With the development of science and technology, recording phone will become more multi-purpose and more intellectualized.First this paper discusses the di

13、gital recording system. According to the existing technical conditions and using single chip and some periphery devices, design an intelligent phone recording system which is suitable for indoor occasions such as family office. The design uses AT89C52 single chip as the control core of the system, a

14、nd uses phone line as the transmission media. When there is a call, telephone tests telephone line ringing and the controller will be offhook until the ringing time reaches default value. With hint of speech circuit, it sends host massage to the caller and record speech until tests the caller offhoo

15、k the phone. The record will complete.The design uses modularization design plan. System function is classified as: ringing test, offhook automatically, DTMF information decoding, speech control and speech record playback. The main of the design is to choice chips according to the function and desig

16、n circuit and software.Keywords：DTMF decoding circuit；speech chip ISD4004; telephone automatic recording systemII廣東海洋大學2010屆本科生畢業(yè)設計基于單片機的智能電話錄音系統(tǒng)緒論數(shù)字錄音系統(tǒng)是將現(xiàn)場的語音模擬信號轉換為離散的數(shù)字信號，然后存儲在一定的存儲介質上的一種錄音方式，他也是數(shù)字語音處理技術中常用的一種方式。采用數(shù)字錄音技術，有較高的效率和自動化程度，錄音時間也長，也可將信息長期保存在存儲介質中，同時對語音信息進行編輯整理非常方便，可快速查找。實現(xiàn)數(shù)字錄音系統(tǒng)可以采用PC機

17、實現(xiàn)和嵌入式系統(tǒng)實現(xiàn)兩種方式。當使用PC機的時候，由于它的體積龐大，耗電高，造價也高，并在某些情況下系統(tǒng)的穩(wěn)定性得不到保證所以用PC機來實現(xiàn)前述的各項功能和操作，就有一定的限制。而嵌入式系統(tǒng)的體積小，供電方便，成本低，穩(wěn)定性高，所以得到了廣泛的應用。 本文中設計的嵌入式數(shù)字錄音系統(tǒng)，主要是要忙足以下幾個指標：1.足夠長的錄音時間，8分鐘的時間主要滿足對長時間數(shù)字語音記錄的需要；2.大容量非易失數(shù)據(jù)的存儲器作為存儲媒介，可以保存語音文件和語音記錄；3.非常方便的控制方式，可以隨心所欲的進行客戶所需要的各種對語音的操作；4.好的語音質量的保證，必須有足夠高的采樣頻率；5.合理的數(shù)據(jù)壓縮方式，既保證

18、語音的質量，有要盡可能的充分利用存儲空間，隨著公安、鐵路等部門對語音記錄的需求不斷增長，出現(xiàn)了許多聲音處理的產品。而數(shù)字錄音系統(tǒng)作為其中的一種，經(jīng)常用于某些監(jiān)控對話系統(tǒng)中，在適當?shù)臅r候用語音實時報告系統(tǒng)的工作狀態(tài)和提示信號等。 本文介紹了一種用單片機實現(xiàn)的嵌入式錄音自動應答系統(tǒng)，該系統(tǒng)使用ISD4004作為錄音模塊，使用單片機來對它進行錄放音控制，并且將它應用于電話機上，可以實現(xiàn)自動應答功能。并且進行了系統(tǒng)的總體電路設計和詳細的軟硬件設計。給出了系統(tǒng)調試過程和演習視頻。最后對系統(tǒng)的應用前景進行了分析并提出了改進設想。 從調試過程來看，本論文所涉及的智能電話錄音系統(tǒng)穩(wěn)定性較好。當然要做到真正的商

19、業(yè)化還需要很多的改進工作。隨著集成電路的高速發(fā)展和CMOS工藝水平的不斷提高，系統(tǒng)級芯片SOC已經(jīng)開始成為設計的主流。以IP庫為基礎的SOC設計中，數(shù)字電路和模擬電路的混合已經(jīng)成為業(yè)界的焦點。設計數(shù)模混合集成電路，為SOC設計積累IP庫是當今集成電路發(fā)展的主流技術。CMOS工藝上的數(shù)?；旌霞呻娐肪哂懈呒啥?、低成本、低電源電壓。低功耗等優(yōu)勢。在8位單片機中，8051是歷史最長，形成了既具有經(jīng)典性又不缺乏生命力的一個單片機系列1。作為8位經(jīng)典節(jié)后的8051已經(jīng)成為為眾多廠家承認，并廣泛應用于SOC的處理器內核。在向SOC發(fā)展的過程中，許多廠家引入8052內核。8051單片機采用的是都是Inte

20、l公司的MCS-52架構。目前有很多8051的軟核可以選擇，如OC8051、DW8051等。但是8051的內存資源少、運算速度低等限制了8051在一些高端場合的使用，因此出現(xiàn)了8051的加強版8052。本文選取了美國Atmel公司的的AT89C52軟核作為設計的核心，AT89C52是Atmel公司生產的低電壓、高性能CMOS8位單片機，片內含8KB的可反復擦洗的程序存儲器和12B的隨機存取數(shù)據(jù)存儲器。自動應答系統(tǒng)作為現(xiàn)代電子高科技手段之一已經(jīng)越來越受到人們的關注，以單片機為核心的技術是當前流行的電子產品之一，它作為微控制器，已經(jīng)是人們生活中不可或缺的一部分，基于單片機的自動應答系統(tǒng)可應用于冬夜

21、監(jiān)控系統(tǒng)、人工智能服務、多媒體查詢刺痛、辦公自動化系統(tǒng)、樓宇智能化或家用電器中，使它們具有語音輸出功能，是社會進步的表現(xiàn)之一。第1章 系統(tǒng)總體設計1.1 系統(tǒng)結構根據(jù)總體設計思路，本系統(tǒng)結構如圖1-1所示。電話接口振鈴檢測電路自動摘掛機電路DTMF解碼電路中央處理單元語音錄放電路 圖1-1 系統(tǒng)結構圖1.2 系統(tǒng)組成智能電話錄音系統(tǒng)接收遠端發(fā)過來的DTMF信號，并對其進行解碼，解碼后的信號再有中央處理單元采集處理，為了方便用戶使用，系統(tǒng)設計了語音提示，智能電話錄音系統(tǒng)一般工作在無人狀態(tài)下，所以應具有自動摘掛機電路、復位功能；為了符合智能化要求，系統(tǒng)采用AT89C52作為中央處理器。同時，智能電

22、話錄音系統(tǒng)正常工作還需要電源供電電路、驅動電路等輔助電路。由此可以看出，系統(tǒng)主要由振鈴檢測電路、自動摘掛機電路、由DTMF雙音頻解碼電路、語音提示電路、中央處理單元AT89C52等組成。1.3 系統(tǒng)功能本電路能夠實現(xiàn)以下功能：（1）主人可以手動進行錄放音操作。（2）如果來電，響鈴3次，如果主人在，接聽則不放音，如果主人不在，則播放留言。（3）客人可選擇是否留言。1.4 系統(tǒng)可行性分析智能電話錄音系統(tǒng)由單片機構成主控部分，進行主要的信息處理，接收外部操作指令形成各種控制信號，并完成對于各種信息的記錄；接口電路提供單片機與電話外線的接口。語音提示電路是該系統(tǒng)的重要組成部分。語音提示電路受單片機的控

23、制產生相應的提示音提示，并通過反饋電路反饋至電話外線。從而使對方在語音提示下進行選擇。本系統(tǒng)并聯(lián)于電話機的兩端，不會影響到電話機的正常使用。用戶通過異地的電話機撥打本系統(tǒng)所連接的外線的電話號碼，通過市局交換機向電話機發(fā)出振鈴信號，振鈴檢測電路將檢測到的振鈴信號送至中央處理單元，如果本系統(tǒng)檢測到振鈴三次即三次響鈴后無人接，自動摘機，同時中央處理單元發(fā)出控制信號使語音錄放電路發(fā)出事先錄制好的語音提示，用戶聽到語音提示后便會按鍵進行操作，用戶按鍵產生的信號會經(jīng)雙音多頻DTMF（Dual Tone Multi-Frequency）解碼電路解碼2后，送入中央控制單元。中央控制單元將根據(jù)DTMF解碼的結果

24、進行相應的操作。第2章 主要硬件選擇本章主要介紹了用到的幾個主要硬件，AT9C52微處理器3、DTMF解碼芯片MT8880、語音芯片ISD4004、繼電器。2.1 微處理器2.1.1 AT89C52的概述AT89C524是51系列單片機的一個型號，它是ATMEL公司生產的。 AT89C52是一個低電壓，高性能CMOS 8位單片機，片內含8k bytes的可反復擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，兼容標準MCS-51指令系統(tǒng)，片內置通用8位中央處理器和Flash存儲單元，功能強大的AT89C52單

25、片機可為您提供許多較復雜系統(tǒng)控制應用場合。 AT89C52有40個引腳，32個外部雙向輸入/輸出（I/O）端口，同時內含2個外中斷口，3個16位可編程定時計數(shù)器,2個全雙工串行通信口，2個讀寫口線，AT89C52可以按照常規(guī)方法進行編程,但不可以在線編程(S系列的才支持在線編程)。其將通用的微處理器和Flash存儲器結合在一起，特別是可反復擦寫的Flash存儲器可有效地降低開發(fā)成本。 AT89C52有PDIP、PQFP/TQFP及PLCC等三種封裝形式，以適應不同產品的需求。2.1.2 AT89C52單片機的硬件結構如圖2-1所示，為AT89C52的硬件結構圖。AT89C52單片機的內部結構與

26、MCS-51系列單片機的構成基本相同。CPU是有運算器和控制其所構成的。運算器主要用來對操作數(shù)進行算術、邏輯運算和位操作的。控制器是單片機的指揮控制部件，主要任務的識別指令，并根據(jù)指令的性質控制單片機各功能部件，從而保證單片機各部分能自動而協(xié)調地工作。它的程序存儲器為8k字節(jié)可重擦寫Flash閃爍存儲器，閃爍存儲器允許在線+5V電擦除、電寫入或使用編程器對其重復編程。數(shù)據(jù)存儲器比51系列的單片機相比大了許多為259字節(jié)RAM。AT89C52單片機的指令系統(tǒng)和引腳功能與MCS-51的完全兼容。 CPU時鐘定時器計數(shù)器輸入輸出接口FLASHRAM串行通信口 圖2-1 AT89C52的硬件結構圖2.

27、1.3 AT89C52的主要功能特性· 兼容MCS51指令系統(tǒng) · 8k可反復擦寫(>1000次）Flash ROM · 32個雙向I/O口 · 256x8bit內部RAM · 3個16位可編程定時/計數(shù)器中斷 · 時鐘頻率0-24MHz · 2個串行中斷 · 可編程UART串行通道 · 2個外部中斷源 · 共8個中斷源 · 2個讀寫中斷口線 · 3級加密位 · 低功耗空閑和掉電模式 · 軟件設置睡眠和喚醒功能2.1.4 AT89C52的引腳說明AT

28、89C52P為40腳雙列直插封裝的8 位通用微處理器，采用工業(yè)標準的C51內核，在內部功能及管腳排布上與通用的8xc52相同，其主要用于會聚調整時的功能控制。功能包括對會聚主IC內部寄存器、數(shù)據(jù)RAM及外部接口等功能部件的初始化，會聚調整控制，會聚測試圖控制，紅外遙控信號IR的接收解碼及與主板CPU通信等。主要管腳有：XTAL1（19腳）和XTAL2（18腳）為振蕩器輸入輸出端口，外接12MHz 晶振。RST/Vpd（9腳）為復位輸入端口，外接電阻電容組成的復位電路。VCC（40腳）和VSS（20腳）為供電端口，分別接+5V電源的正負端。P0P3為可編程通用I/O 腳，其功能用途由軟件定義，在

29、本設計中，P0端口（3239腳）被定義為N1 功能控制端口，分別與N1的相應功能管腳相連接，13腳定義為IR輸入端，10腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳）和SCLS（19腳）端口，12腳、27腳及28腳定義為握手信號功能端口，連接主板CPU的相應功能端，用于當前制式的檢測及會聚調整狀態(tài)進入的控制功能。圖2-2為AT89C52引腳圖。圖2-2 AT89C52引腳圖P0口P0口是一組8位漏極開路型雙向I/O口，也即地址/數(shù)據(jù)總線復用口。作為輸出口用時，每位能吸收電流的方式驅動8個TTL邏輯門電路，對端口P0寫“1”時，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或

30、程序存儲器時，這組口線分時轉換地址（低8位）和數(shù)據(jù)總線復用，在訪問期間激活內部上拉電阻。 在Flash編程時，P0口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1口P1是一個帶內部上拉電阻的8位雙向I/O口,P1的輸出緩沖級可驅動（吸收或輸出電流）4 個TTL 邏輯門電路。對端口寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。 與AT89C51不同之處是，P1.0和P1.1還可分別作為定時/計數(shù)器2的外部計數(shù)輸入（P1.0/T2）和輸入（P1.1/T2EX），在表

31、2-1所示。Flash編程和程序校驗期間，P1接收低8位地址。表2-1 P1.0和P1.1的第二功能表引腳號功能特性 P1.0T2，時鐘輸出P1.1 T2EX（定時/計數(shù)器2）P2口P2是一個帶有內部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅動（吸收或輸出電流）4個TTL邏輯門電路。對端口P2寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。 在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVXDPTR指令）時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器（如執(zhí)行

32、MOVXRI指令）時，P2口輸出P2鎖存器的內容。 Flash編程或校驗時，P2亦接收高位地址和一些控制信號。 P3口P3口是一組帶有內部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅動（吸收或輸出電流）4個TTL邏輯門電路。對P3口寫入“1”時，它們被內部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的P3口將用上拉電阻輸出電流（IIL）。 P3口除了作為一般的I/O口線外，更重要的用途是它的第二功能，在表2-2所示。 P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。表2-2 P3口的第二功能表端口引腳 第二功能P3.0RXD(串行輸入口) P3.1TXD(串行輸出口)P

33、3.2INT0 （外中斷0）P3.3INT1(外中斷1)P3.4T0（定時/計數(shù)器0）P3. 5T1（定時/計數(shù)器1）P3.6WR（外部數(shù)據(jù)存儲器寫選通）P3.7RD（外部數(shù)據(jù)存儲器讀選通）RST復位輸入。當振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。 ALE/PROG當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。 對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（P

34、ROG）。 如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0位置位，可禁止ALE操作。該位置位后，只有一條 MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置ALE禁止位無效。 PSEN程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。 EA/VPP外部訪問允許。欲使CPU僅訪問外部程序存儲器（地址為0000HFFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密

35、位LB1被編程，復位時內部會鎖存EA端狀態(tài)。 如EA端為高電平（接Vcc端），CPU則執(zhí)行內部程序存儲器中的指令。 Flash存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。 XTAL1振蕩器反相放大器的及內部時鐘發(fā)生器的輸入端。 XTAL2振蕩器反相放大器的輸出端。2.1.5 AT89C52的復位電路復位電路是為確保微機系統(tǒng)中電路穩(wěn)定可靠工作必不可少的一部分，復位電路的第一功能是上電復位。一般微機電路正常工作需要供電電源為5V±5%，即4.755.25V。由于微機電路是時序數(shù)字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當V

36、CC超過4.75V低于5.25V以及晶體振蕩器穩(wěn)定工作時，復位信號才被撤除，微機電路開始正常工作。目前為止，單片機復位電路主要有兩種類型：一種是上電復位，一種是手動復位。其中復位的原理如圖2-3所示。 上電復位原理：VCC上電時，C充電，在10K電阻上出現(xiàn)電壓，使得單片機復位；幾個毫秒后，C充滿，10K電阻上電流降為0，電壓也為0，使得單片機進入工作狀態(tài)。 手動復位原理：工作期間，按下S，C放電。S松手，C又充電，在10K電阻上出現(xiàn)電壓，使單片機復位。幾個毫秒后，單片機進入工作狀態(tài)。圖2-3 復位電路本系統(tǒng)由于工作在無人狀態(tài)下，故選擇上電復位電路。2.2 雙音多頻譯碼器MT8880 2.2.1

37、 MT8880功能概述MT88805是電話撥號應用中常用的一款芯片6，它集發(fā)送、接收于一體。MT8880是一個帶有呼叫處理濾波器的單片DTMF信號收發(fā)器。他的制造采用MITEL公司的低功耗、高穩(wěn)定性的ISO-CMOS技術。DTMF信號的接收部分采用DTMF信號接收單片機MT8870的工業(yè)制造標準；發(fā)送部分采用開關電容進行DA轉換發(fā)送高精度、低畸變的DTMF信號。內部寄存器提供一個群模式。在雙音頻群模式下DTMF信號可以通過精確的時序被發(fā)送出去?？蛇x擇呼叫處理濾波器讓一個微處理器處理呼叫音頻信號。MT8880還具有標準的微處理器總路線與6800系列的微處理器直接連接。2.2.2 MT8880的內

38、部結構圖 整合了收發(fā)功能的MT8880的結構包括一個帶有可變增益的內部放大器的高性能接收器和一個帶有脈沖計數(shù)器的發(fā)射器。一個可以訪問MT8880內部的寄存器的標準的微處理器接口。MT8880的內部寄存器包括1個狀態(tài)寄存器、2個數(shù)據(jù)寄存器和2個控制寄存器，如圖2-4所示。 D0-D3TONEOSC1OSC2GSIN+IN-IRQLCKCSLR/WLRSO ESt St/GtVDD RET VSSD/A行列計數(shù)器發(fā)送寄存器數(shù)據(jù)總線寄存器雙音頻門控電路控制邏輯狀態(tài)寄存器邏輯中斷撥號音濾波器高音頻濾波器低音頻濾波器數(shù)字檢測算法控制寄存器A控制寄存器B輸入輸出控制振動電路偏置電路控制電路滯后邏輯接收數(shù)據(jù)

39、寄存器圖2-4 MT8880內部結構圖2.2.3 MT8880引腳圖及引腳功能描述MT8880 具有與微控制器(單片機)相連的接口，必須與單片機配合使用，其雙列直插式 20腳封裝引腳，其引腳圖如圖2-5。圖2-5 MT8880引腳圖IN+、IN：分別為內部放大器的同相輸入端和反相輸入端，即接收DTMF信號的輸入端；GS：內部放大器的輸出端，外接一個負反饋電阻至IN_端；UREF：內部參考電壓輸出端，該參考電壓等于UDD2；UDD、Uss：分別為電源的正、負端，供電電壓為5V；OSCl、OSC2：外接一個358MHz晶體，形成晶體振蕩器；TONE：雙音頻信號輸出端；RW；讀寫控制端，該端施以高電

40、平時讀MT8880，施以低電平時寫MT8880；RSI：用于選擇內部各寄存器的控制端，該端施以高電平時選中控制寄存器或狀態(tài)寄存器，施以低電平時選中發(fā)送數(shù)據(jù)寄存器或接收數(shù)據(jù)寄存器。更具體的對應關系必須根據(jù) RW端的狀態(tài)共同確定，詳見表2-3。表2-3 RSI與R/W對應關系表RSIR/W 內部寄存器及其功能00寫數(shù)據(jù)發(fā)送寄存器01讀數(shù)據(jù)接收寄存器10控制寄存器CRA或CRB11讀狀態(tài)寄存器IRQ：在雙音頻模式并且在中斷模式時，當收到有效 DTMF信號或準備發(fā)送DTMF信號時該端由高電平變到低電平；在呼叫處理模式且檢測到有效信號音時，該端輸出方波；D0D3：寫入命令或讀出狀態(tài)的數(shù)據(jù)線。2.2.4

41、MT8880的工作原理工作原理：外部輸入的DTMF信號從-IN端進入運算放大器放大后，進入雙音濾波器。雙音濾波器是2個6級開關電容構成的高低通濾波器，它能有效的將DTMF信號中的高頻群和低頻群區(qū)分開來。被區(qū)分開的高、低頻群，在經(jīng)過各自的濾波器及整形電路后送入譯碼電路，譯碼電路由數(shù)字檢測。編碼轉換和三態(tài)輸出電路等幾部分構成，數(shù)字檢測電路采用對輸入音頻信號進行數(shù)字技術的方式以確定DTMF信號的頻率并核查是否與標準的DTMF信號相一致，在此過程中，采用一套復雜的算法，對DTMF信號的頻率偏差提供一定的容差范圍以提高對干擾頻率和噪聲的抗干擾能力。輸入的DTMF信號被檢測到之后，經(jīng)編碼轉換電路進行8-4

42、-2-1編碼后送入鎖存器所存。當輸出控制端TOE為高電平時，DTMF信號所對應的8-4-2-1編碼即出現(xiàn)在D3D0端。2.2.5 MT8880的譯碼FLOW F HIGH 數(shù)字 D3 D2 D1 D0697 1209 1 0 0 0 1697 1336 2 0 0 1 0 697 1477 3 0 0 1 1770 1209 4 0 1 0 0770 1336 5 0 1 0 1770 1477 6 0 1 1 0852 1209 7 0 1 1 1852 1336 8 1 0 0 0852 1477 9 1 0 0 1941 1209 0 1 0 1 0941 1336 * 1 0 1 19

43、41 1477 # 1 1 0 0697 1633 A 1 1 0 1770 1633 B 1 1 1 0852 1633 C 1 1 1 1941 1633 D 0 0 0 0MT8880是一款雙音頻的語音撥號芯片。它通過用二個音頻信號形成一位的數(shù)據(jù)信號發(fā)出去，一組為低頻的、一組是高頻的信號。當對方在語音提示下按了數(shù)字鍵，MT8880接收到該雙音頻信號并譯碼后，從D0D3引腳輸出一組二進制碼，代表一位數(shù)字或符號(參見圖2-6)，由單片機讀取并進行相應處理。圖2-6為譯碼圖（0=低電平 1=高電平）。圖2-6 譯碼圖2.3 語音芯片ISD40042.3.1 ISD4004功能概述ISD4004

44、7由美國ISD公司制造的一種新款語音芯片。它與ISD其它系列語音產品不同的是，ISD4004是一種微控制器“從”設備, 而“主”控制器可以是內置有SPI兼容接口的微控制器, 也可以用I/O口仿真SPI通信協(xié)議。ISD4004系列工作電壓3V,單片錄放時間816min,音質好,適用于移動電話及其他便攜式電子產品中。芯片采用CMOS技術,內含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動靜噪及高密度多電平閃爍存貯陳列。芯片設計是基于所有操作必須由微控制器控制,操作命令可通過串行通信接口(SPI或Microwire)送入。芯片采用多電平直接模擬量存儲技術,每個采樣值直接存貯在片內閃爍存貯器中,因

45、此能夠非常真實、自然地再現(xiàn)語音、音樂、音調和效果聲,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和“金屬聲”。采樣頻率可為4.0,5.3,6.4,8.0kHz,頻率越低,錄放時間越長,而音質則有所下降,片內信息存于閃爍存貯器中,可在斷電情況下保持100a (典型),反復錄音10萬次。將需要提示的語音信息按段錄入到芯片后，在CPU的控制下將錄入的信息順序由音頻輸出端輸出，然后經(jīng)音頻功率放大器放大后輸送到電話線路。 2.3.2 ISD4004引腳及其功能描述ISD4004引腳圖如下圖2-7所示。圖2-7 ISD4004引腳圖電源:(VCCA,VCCD)：為使噪聲最小,芯片的模擬和數(shù)字電路使用不

46、同的電源總線,并且分別引到外封裝的不同管腳上,模擬和數(shù)字電源端最好分別走線,盡可能在靠近供電端處相連,而去耦電容應盡量靠近器件。地線:(VSSA,VSSD)：芯片內部的模擬和數(shù)字電路也使用不同的地線。同相模擬輸入(ANA IN+)：這是錄音信號的同相輸入端。輸入放大器可用單端或差分驅動。單端輸入時,信號由耦合電容輸入,最大幅度為峰峰值32mV,耦合電容和本端的3K電阻輸入阻抗決定了芯片頻帶的低端截止頻率。差分驅動時,信號最大幅度為峰峰值16mV，為ISD33000系列相同。反相模擬輸入(ANA IN-)：差分驅動時,這是錄音信號的反相輸入端。信號通過耦合電容輸入,最大幅度為峰峰值16mV音頻輸

47、出(AUD OUT)：提供音頻輸出,可驅動5K的負載。片選(SS) ：此端為低,即向該ISD4004 芯片發(fā)送指令，兩條指令之間為高電平。串行輸入(MOSI)：此端為串行輸入端，主控制器應在串行時鐘上升沿之前半個周期將數(shù)據(jù)放到本端,供ISD輸入。串行輸出(MISO)：ISD的串行輸出端。ISD未選中時,本端呈高阻態(tài)。串行時鐘(SCLK)：ISD的時鐘輸入端,由主控制器產生,用于同步MOSI和MISO的數(shù)據(jù)傳輸。數(shù)據(jù)在SCLK上升沿鎖存到ISD,在下降沿移出ISD。中斷(/INT)：本端為漏極開路輸出。ISD在任何操作(包括快進)中檢測到EOM 或OVF 時,本端變低并保持。中斷狀態(tài)在下一個SP

48、I周期開始時清除。中斷狀態(tài)也可用RINT指令讀取。OVF標志-指示ISD的錄、放操作已到達存儲器的未尾。EOM標志-只在放音中檢測到內部的EOM 標志時,此狀態(tài)位才置1。行地址時鐘(RAC)：漏極開路輸出。每個RAC周期表示ISD存儲器的操作進行了一行(ISD4004 系列中的存貯器共2400行)。該信號175ms保持高電平,低電平為25ms?？爝M模式下,RAC的218.75s是高電平,31.25s為低電平。該端可用于存儲管理技術。25ms200ms外部時鐘(XCLK)：本端內部有下拉元件。芯片內部的采樣時鐘在出廠前已調校,誤差在+1%內。商業(yè)級芯片在整個溫度和電壓范圍內,頻率變化在+2.25

49、%內。工業(yè)級芯片在整個溫度和電壓范圍內,頻率變化在-6/+4%內,此時建議使用穩(wěn)壓電源。若要求更高精度,可從本端輸入外部時鐘(如前表所列)。由于內部的防混淆及平滑濾波器已設定,故上述推薦的時鐘頻率不應改變。輸入時鐘的占空比無關緊要,因內部首先進行了分頻。在不外接地時鐘時,此端必須接地。自動靜噪(AMCAP)：當錄音信號電平下降到內部設定的某一閾值以下時,自動靜噪功能使信號衰弱,這樣有助于養(yǎng)活無信號(靜音)時的噪聲。通常本端對地接1mF 的電容,構成內部信號電平峰值檢測電路的一部分。檢出的峰值電平與內部設定的閾值作比較,決定自動靜噪功能的翻轉點。大信號時,自動靜噪電路不衰減,靜音時衰減6dB。1

50、mF 的電容也影響自動靜噪電路對信號幅度的響應速度。本端接VCCA 則禁止自動靜噪。2.3.3 ISD的SPIISD4004工作于SPI串行接口。SPI協(xié)議是一個同步串行數(shù)據(jù)傳輸協(xié)議,協(xié)議假定微控制器的SPI移位寄存器在SCLK 的下降沿動作,因此對ISD4004 而言,在時鐘止升沿鎖存MOSI 引腳的數(shù)據(jù),在下降沿將數(shù)據(jù)送至MISO引腳。協(xié)議的具體內容為：1.所有串行數(shù)據(jù)傳輸開始于SS下降沿。2.SS在傳輸期間必須保持為低電平,在兩條指令之間則保持為高電平。3.數(shù)據(jù)在時鐘上升沿移入,在下降沿移出。4.SS變低,輸入指令和地址后,ISD才能開始錄放操作。5.指令格式是(8位控制碼)加(16位地

51、址碼)。6.ISD的任何操作(含快進)如果遇到EOM或OVF,則產生一個中斷,該中斷狀態(tài)在下一個SPI周期開始時被清除。7.使用"讀"指令使中斷狀態(tài)位移出ISD的MISO引腳時,控制及地址數(shù)據(jù)也應同步從MOSI端移入。因此要注意移入的數(shù)據(jù)是否與器件當前進行的操作兼容。當然,也允許在一個SPI周期里,同時執(zhí)行讀狀態(tài)和開始新的操作(即新移入的數(shù)據(jù)與器件當前的操作可以不兼容)。8.所有操作在運行位(RUN)置1時開始,置0時結束。9.所有指令都在SS端上升沿開始執(zhí)行。2.3.3.1 信息快進用戶不必知道信息的確切地址,就能快進跳過一條信息。信息快進只用于放音模式。放音速度是正常的

52、1600倍,遇到EOM后停止,然后內部地址計數(shù)器加1,指向下條信息的開始處。2.3.3.2 上電順序器件延時TPUD(8kHz 采樣時,約為25毫秒)后才能開始操作。因此,用戶發(fā)完上電指令后,必須等待TPUD,才能發(fā)出一條操作指令。例如,從00從處發(fā)音,應遵循如下時序:1. 發(fā)POWERUP命令;2. 等待TPUD(上電延時);3. 發(fā)地址值為00的SETPLAY命令;4. 發(fā)PLAY命令。器件會從此00地址開始放音,當出現(xiàn)EOM時,立即中斷,停止放音。如果從00處錄音,則按以下時序:1. 發(fā)POWER UP命令;2. 等待TPUD(上電延時);3. 發(fā)POWER UP命令4. 等待2倍TPU

53、D;5. 發(fā)地址值為00的SETREC 命令;6. 發(fā)REC命令。器件便從00地址開始錄音,一直到出現(xiàn)OVF(存貯器末尾)時,錄音停止。詳見表2-4。表2-4 指令表指令8位控制碼<16位地址>操作摘要POWER UP00100XXX<XXXXXXXXXXXXXXXX>上電：等待TPUD后器件可以工作SET PLAY11100XXX<A15-A0>從指定地址開始放音。后跟PLAY指令可使放音繼續(xù)進行下去PLAY11110XXX<XXXXXXXXXXXXXXXX>從當前地址開始放音（直至EOM或OVF）SET REC10100XXX<A15-A0>從指定地址開