ic筆試題目匯總100

1、數(shù)字設(shè)計(jì)工程師筆試面試經(jīng)典100題1:什么是同步邏輯和異步邏輯？同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的 因果關(guān)系。同步時(shí)序邏輯電路的特點(diǎn)：各觸發(fā)器的時(shí)鐘端全部連接在一起，并接在 系統(tǒng)時(shí)鐘端，只有當(dāng)時(shí)鐘脈沖到來(lái)時(shí)，電路的狀態(tài)才能改變。改變后的狀態(tài) 將一直保持到下一個(gè)時(shí)鐘脈沖的到來(lái)，此時(shí)無(wú)論外部輸入x有無(wú)變化，狀態(tài)表中的每個(gè)狀態(tài)都是穩(wěn)定的。異步時(shí)序邏輯電路的特點(diǎn)：電路中除可以使用帶時(shí)鐘的觸發(fā)器外，還可以使 用不帶時(shí)鐘的觸發(fā)器和延遲元件作為存儲(chǔ)元件，電路中沒有統(tǒng)一的時(shí)鐘，電 路狀態(tài)的改變由外部輸入的變化直接引起。2:同步電路和異步電路的區(qū)別：同步電路：存儲(chǔ)電路中所有觸發(fā)器

2、的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源， 因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。異步電路：電路沒有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖 源相連，只有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀 態(tài)變化不與時(shí)鐘脈沖同步。3:時(shí)序設(shè)計(jì)的實(shí)質(zhì)：時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立 /保持時(shí)間的要求。4:建立時(shí)間與保持時(shí)間的概念？ 建立時(shí)間：觸發(fā)器在時(shí)鐘上升沿到來(lái)之前，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不 變的最小時(shí)間。保持時(shí)間：觸發(fā)器在時(shí)鐘上升沿到來(lái)之后，其數(shù)據(jù)輸入端的數(shù)據(jù)必須保持不 變的最小時(shí)間。5:為什么觸發(fā)器要滿足建立時(shí)間和保持時(shí)間？因?yàn)橛|發(fā)器內(nèi)部數(shù)據(jù)的形成是需要一定的

3、時(shí)間的，如果不滿足建立和保 持時(shí)間，觸發(fā)器將進(jìn)入亞穩(wěn)態(tài)，進(jìn)入亞穩(wěn)態(tài)后觸發(fā)器的輸出將不穩(wěn)定，在0和1之間變化，這時(shí)需要經(jīng)過(guò)一個(gè)恢復(fù)時(shí)間，其輸出才能穩(wěn)定，但穩(wěn)定后的 值并不一定是你的輸入值。這就是為什么要用兩級(jí)觸發(fā)器來(lái)同步異步輸入信 號(hào)。這樣做可以防止由于異步輸入信號(hào)對(duì)于本級(jí)時(shí)鐘可能不滿足建立保持時(shí) 間而使本級(jí)觸發(fā)器產(chǎn)生的亞穩(wěn)態(tài)傳播到后面邏輯中，導(dǎo)致亞穩(wěn)態(tài)的傳播。（比較容易理解的方式）換個(gè)方式理解：需要建立時(shí)間是因?yàn)橛|發(fā)器的 D端像一個(gè)鎖存器在接受數(shù)據(jù)，為了穩(wěn)定的設(shè)置前級(jí)門的狀態(tài)需要一段穩(wěn)定 時(shí)間；需要保持時(shí)間是因?yàn)樵跁r(shí)鐘沿到來(lái)之后，觸發(fā)器要通過(guò)反饋來(lái)鎖存狀 態(tài)，從后級(jí)門傳到前級(jí)門需要時(shí)間。6:什

4、么是亞穩(wěn)態(tài)？為什么兩級(jí)觸發(fā)器可以防止亞穩(wěn)態(tài)傳播？這也是一個(gè)異步電路同步化的問(wèn)題。亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定的時(shí) 間段內(nèi)到達(dá)一個(gè)可以確認(rèn)的狀態(tài)。使用兩級(jí)觸發(fā)器來(lái)使異步電路同步化的電 路其實(shí)叫做“一位同步器”，他只能用來(lái)對(duì)一位異步信號(hào)進(jìn)行同步。兩級(jí)觸 發(fā)器可防止亞穩(wěn)態(tài)傳播的原理：假_ 設(shè)第一級(jí)觸發(fā)器的輸入不滿足其建立保 持時(shí)間，它在第一個(gè)脈沖沿到來(lái)后輸出的數(shù)據(jù)就為亞穩(wěn)態(tài)，那么在下一個(gè)脈 沖沿到來(lái)之前，其輸出的亞穩(wěn)態(tài)數(shù)據(jù)在一段恢復(fù)時(shí)間后必須穩(wěn)定下來(lái)，而且穩(wěn)定的數(shù)據(jù)必須滿足第二級(jí)觸發(fā)器的建立時(shí)間，如果都滿足了，在下一個(gè) 脈沖沿到來(lái)時(shí)，第二級(jí)觸發(fā)器將不會(huì)出現(xiàn)亞穩(wěn)態(tài)，因?yàn)槠漭斎攵说臄?shù)據(jù)滿足其建立保持時(shí)

5、間。同步器有效的條件：第一級(jí)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)后的恢 復(fù)時(shí)間 +第二級(jí)觸發(fā)器的建立時(shí)間 = 時(shí)鐘周期。更確切地說(shuō)，輸入脈沖寬度必須大于同步時(shí)鐘周期與第一級(jí)觸發(fā)器所需的保 持時(shí)間之和。最保險(xiǎn)的脈沖寬度是兩倍同步時(shí)鐘周期。所以，這樣的同步電 路對(duì)于從較慢的時(shí)鐘域來(lái)的異步信號(hào)進(jìn)入較快的時(shí)鐘域比較有效，對(duì)于進(jìn)入 一個(gè)較慢的時(shí)鐘域，則沒有作用。7:系統(tǒng)最高速度計(jì)算（最快時(shí)鐘頻率）和流水線設(shè)計(jì)思想：同步電路的速度是指同步系統(tǒng)時(shí)鐘的速度，同步時(shí)鐘愈快，電路處理數(shù)據(jù)的 時(shí)間間隔越短，電路在單位時(shí)間內(nèi)處理的數(shù)據(jù)量就愈大。假設(shè)是觸發(fā)器的輸 入數(shù)據(jù)被時(shí)鐘打入到觸發(fā)器到數(shù)據(jù)到達(dá)觸發(fā)器輸出端的延時(shí)時(shí)間（）；是組合邏輯的延

6、時(shí)；是D觸發(fā)器的建立時(shí)間。假設(shè)數(shù)據(jù)已被時(shí)鐘打入D觸發(fā)器，那么數(shù)據(jù)到達(dá)第一個(gè)觸發(fā)器的Q輸出端需要的延時(shí)時(shí)間是，經(jīng)過(guò)組合邏輯的延 時(shí)時(shí)間為，然后到達(dá)第二個(gè)觸發(fā)器的D端，要希望時(shí)鐘能在第二個(gè)觸發(fā)器再 次被穩(wěn)定地打入觸發(fā)器，則時(shí)鐘的延遲必須大于+ + ,也就是說(shuō)最小的時(shí)鐘 周期+,即最快的時(shí)鐘頻率=1。開發(fā)軟件也是通過(guò)這種方法來(lái)計(jì)算系統(tǒng) 最高運(yùn)行速度。因?yàn)楹褪怯删唧w的器件工藝決定的，故設(shè)計(jì)電路時(shí)只能改變 組合邏輯的延遲時(shí)間，所以說(shuō)縮短觸發(fā)器間組合邏輯的延時(shí)時(shí)間是提高同步 電路速度的關(guān)鍵所在。由于一般同步電路都大于一級(jí)鎖存，而要使電路穩(wěn)定 工作，時(shí)鐘周期必須滿足最大延時(shí)要求。故只有縮短最長(zhǎng)延時(shí)路徑，才能

7、提 高電路的工作頻率?？梢詫⑤^大的組合邏輯分解為較小的N塊，通過(guò)適當(dāng)?shù)姆椒ㄆ骄峙浣M合邏輯，然后在中間插入觸發(fā)器，并和原觸發(fā)器使用相同的 時(shí)鐘，就可以避免在兩個(gè)觸發(fā)器之間出現(xiàn)過(guò)大的延時(shí)，消除速度瓶頸，這樣 可以提高電路的工作頻率。這就是所謂 流水線技術(shù)的基本設(shè)計(jì)思想，即原 設(shè)計(jì)速度受限部分用一個(gè)時(shí)鐘周期實(shí)現(xiàn)，采用流水線技術(shù)插入觸發(fā)器后，可 用N個(gè)時(shí)鐘周期實(shí)現(xiàn)，因此系統(tǒng)的工作速度可以加快，吞吐量加大。注意， 流水線設(shè)計(jì)會(huì)在原數(shù)據(jù)通路上加入延時(shí)，另外硬件面積也會(huì)稍有增加。8:時(shí)序約束的概念和基本策略？時(shí)序約束主要包括周期約束，偏移約束，靜態(tài)時(shí)序路徑約束三種。通過(guò) 附加時(shí)序約束可以綜合布線工具調(diào)整映

8、射和布局布線，使設(shè)計(jì)達(dá)到時(shí)序要求。附加時(shí)序約束的一般策略是先附加全局約束，然后對(duì)快速和慢速例外路 徑附加專門約束。附加全局約束時(shí)，首先定義設(shè)計(jì)的所有時(shí)鐘，對(duì)各時(shí)鐘域 內(nèi)的同步元件進(jìn)行分組，對(duì)分組附加周期約束，然后對(duì)輸入輸出附加偏移約 束、對(duì)全組合邏輯的路徑附加約束。附加專門約束時(shí)，首先約束分組之間的路徑，然后約束快、慢速例外路徑和多周期路徑，以及其他特殊路徑。 9:附加約束的作用？1:提高設(shè)計(jì)的工作頻率（減少了邏輯和布線延時(shí)）；2:獲得正確的時(shí)序分析報(bào)告；（靜態(tài)時(shí)序分析工具以約束作為判斷時(shí)序是否滿足設(shè)計(jì)要求的 標(biāo)準(zhǔn)，因此要求設(shè)計(jì)者正確輸入約束，以便靜態(tài)時(shí)序分析工具可以正確的輸 出時(shí)序報(bào)告）3:

9、指定的電氣標(biāo)準(zhǔn)和引腳位置。10:設(shè)計(jì)工程師努力的方向：，高速串行，低功耗，可靠性，可測(cè)試性和設(shè)計(jì)驗(yàn)證流程的優(yōu)化等方面。 隨著芯片工藝的提高，芯片容量、集成度都在增加，設(shè)計(jì)也朝著高速、高度 集成、低功耗、高可靠性、高可測(cè)、可驗(yàn)證性發(fā)展。芯片可測(cè)、可驗(yàn)證，正 在成為復(fù)雜設(shè)計(jì)所必備的條件，盡量在上板之前查出，將發(fā)現(xiàn)的時(shí)間提前， 這也是一些公司花大力氣設(shè)計(jì)仿真平臺(tái)的原因。另外隨著單板功能的提高、 成本的壓力，低功耗也逐漸進(jìn)入設(shè)計(jì)者的考慮范圍，完成相同的功能下，考 慮如何能夠使芯片的功耗最低，據(jù)說(shuō)、都在根據(jù)自己的芯片特點(diǎn)整理如何降 低功耗的文檔。高速串行的應(yīng)用，也豐富了的應(yīng)用范圍，象的v2中的高速鏈路也

10、逐漸被應(yīng)用。11:對(duì)于多位的異步信號(hào)如何進(jìn)行同步？對(duì)以一位的異步信號(hào)可以使用“一位同步器進(jìn)行同步”（使用兩級(jí)觸發(fā)器）， 而對(duì)于多位的異步信號(hào)，可以采用如下方法：1:可以采用保持寄存器加握手信號(hào)的方法（多數(shù)據(jù)，控制，地址）；2:特殊的具體應(yīng)用電路結(jié)構(gòu)，根據(jù)應(yīng)用的不同而不同；3:異步。（最常用的緩存單元是）12:和的區(qū)別?內(nèi)部結(jié)構(gòu)（基于乘積項(xiàng)）（基于查找表）程序存儲(chǔ)內(nèi)部，外掛資源類型組合邏輯資源豐富時(shí)序邏輯資源豐富集成度低高使用場(chǎng)合完成控制邏輯能完成比較復(fù)雜的算法速度慢快？其他資源一、和乘法器等保密性可加密一般不能保密13:鎖存器（）和觸發(fā)器（）區(qū)別?電平敏感的存儲(chǔ)器件稱為鎖存器?？煞譃楦唠娖芥i存

11、器和低電平鎖存器，用 于不同時(shí)鐘之間的信號(hào)同步。有交叉耦合的門構(gòu)成的雙穩(wěn)態(tài)的存儲(chǔ)原件稱為觸發(fā)器。分為上升沿觸發(fā)和下 降沿觸發(fā)。可以認(rèn)為是兩個(gè)不同電平敏感的鎖存器串連而成。前一個(gè)鎖存器決定了觸發(fā)器的建立時(shí)間，后一個(gè)鎖存器貝y決定了保持時(shí)間。14:芯片內(nèi)有哪兩種存儲(chǔ)器資源？芯片內(nèi)有兩種存儲(chǔ)器資源：一種叫 丄另一種是由配置成的內(nèi)部存儲(chǔ)器（也就 是分布式）。 由一定數(shù)量固定大小的存儲(chǔ)塊構(gòu)成的，使用資源不占用額外的邏輯資源，并且速度快。但是使用的時(shí)候消耗的資源是其塊大小的整數(shù)倍。15:什么是時(shí)鐘抖動(dòng)？時(shí)鐘抖動(dòng)是指芯片的某一個(gè)給定點(diǎn)上時(shí)鐘周期發(fā)生暫時(shí)性變化，也就是說(shuō)時(shí) 鐘周期在不同的周期上可能加長(zhǎng)或縮短。

12、它是一個(gè)平均值為0的平均變量。16:設(shè)計(jì)中對(duì)時(shí)鐘的使用？（例如分頻等）芯片有固定的時(shí)鐘路由，這些路由能有減少時(shí)鐘抖動(dòng)和偏差。需要對(duì)時(shí)鐘進(jìn) 行相位移動(dòng)或變頻的時(shí)候，一般不允許對(duì)時(shí)鐘進(jìn)行邏輯操作，這樣不僅會(huì)增 加時(shí)鐘的偏差和抖動(dòng)，還會(huì)使時(shí)鐘帶上毛刺。一般的處理方法是采用芯片自 帶的時(shí)鐘管理器如或，或者把邏輯轉(zhuǎn)換到觸發(fā)器的D輸入（這些也是對(duì)時(shí)鐘邏輯操作的替代方案）。17:設(shè)計(jì)中如何實(shí)現(xiàn)同步時(shí)序電路的延時(shí)？首先說(shuō)說(shuō)異步電路的延時(shí)實(shí)現(xiàn)：異現(xiàn)延時(shí)（我還沒用過(guò)所以也不是很清楚），但這是不適合同步電路實(shí)現(xiàn)延時(shí) 的。在同步電路中，對(duì)于比較大的和特殊要求的延時(shí)，一半通過(guò)高速時(shí)鐘產(chǎn) 生計(jì)數(shù)器，通過(guò)計(jì)數(shù)器來(lái)控制延時(shí)；

13、對(duì)于比較小的延時(shí)，可以通過(guò)觸發(fā)器打 一拍，不過(guò)這樣只能延遲一個(gè)時(shí)鐘周期。18:中可以綜合實(shí)現(xiàn)為的三種資源及其注意事項(xiàng)？三種資源：，觸發(fā)器（），查找表（）；注意事項(xiàng)：1:在生成等存儲(chǔ)單元時(shí)，應(yīng)該首選資源；其原因有二：第一：使用等資源，可以節(jié)約更多的和 4等底層可編程單元。使用 可以說(shuō)是“不用白不 用”，是最大程度發(fā)揮器件效能，節(jié)約成本的一種體現(xiàn)；第二：是一種可以配置的硬件結(jié)構(gòu)，其可靠性和速度與用和構(gòu)建的存儲(chǔ)器更有優(yōu)勢(shì)。2:弄清的硬件結(jié)構(gòu)，合理使用資源；3:分析 容量，高效使用 資源；4:分布式資源（）19:中與全局時(shí)鐘資源和相關(guān)的硬件原語(yǔ)：常用的與全局時(shí)鐘資源相關(guān)的器件原語(yǔ)包括：等。關(guān)于各個(gè)器件

14、原語(yǔ)的解釋 可以參考設(shè)計(jì)指導(dǎo)準(zhǔn)則 p50部分。20:語(yǔ)言的層次概念？語(yǔ)言是分層次的、類型的，最常用的層次概念有系統(tǒng)與標(biāo)準(zhǔn)級(jí)、功能模塊級(jí)， 行為級(jí)，寄存器傳輸級(jí)和門級(jí)。系統(tǒng)級(jí)，算法級(jí)，級(jí)（行為級(jí)），門級(jí)，開關(guān)級(jí)21:查找表的原理與結(jié)構(gòu)？查找表（）簡(jiǎn)稱為，本質(zhì)上就是一個(gè)。目前中多使用4輸入的，所以每一個(gè)可以看成一個(gè)有 4位地址線的16x1的。當(dāng)用戶通過(guò)原理圖或語(yǔ)言描述了 一個(gè)邏輯電路以后，開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把 結(jié)果事先寫入，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn) 行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可22:設(shè)計(jì)前端到后端的流程和工具？設(shè)計(jì)前端也稱邏輯設(shè)計(jì)

15、，后端設(shè)計(jì)也稱物理設(shè)計(jì)，兩者并沒有嚴(yán)格的界限， 般涉及至U與工藝有關(guān)的設(shè)計(jì)就是后端設(shè)計(jì)。1:規(guī)格制定：客戶向芯片設(shè)計(jì)公司提出設(shè)計(jì)要求。2:詳細(xì)設(shè)計(jì)：芯片設(shè)計(jì)公司（）根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計(jì) 解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。目前架構(gòu)的驗(yàn)證一般基于 語(yǔ)言，對(duì)價(jià)后模型的仿真可以使用的仿真工具。例如：和等。3:編碼：設(shè)計(jì)輸入工具：，等4:仿真驗(yàn)證：5:邏輯綜合：6:靜態(tài)時(shí)序分析：的7:形式驗(yàn)證：的.23:寄生效應(yīng)在設(shè)計(jì)中怎樣加以克服和利用（這是我的理解，原題好像是 說(shuō)，設(shè)計(jì)過(guò) 程中將寄生效應(yīng)的怎樣反饋影響設(shè)計(jì)師的設(shè)計(jì)方案）？所謂寄生效應(yīng)就是那些溜進(jìn)你的并在電路中大施破壞、令人頭痛、原因

16、不明的小故障。它們就是滲入咼速電路中隱藏的寄生電容和寄生電感。其中 包括由封裝引腳和印制線過(guò)長(zhǎng)形成的寄生電感；焊盤到地、焊盤到電源平面 和焊盤到印制線之間形成的寄生電容；通孔之間的相互影響，以及許多其它 可能的寄生效應(yīng)。理 想狀態(tài)下，導(dǎo)線是沒有電阻，電容和電感的。而在實(shí)際中，導(dǎo)線用到 了金屬銅，它有一定的電阻率，如果導(dǎo)線足夠長(zhǎng)，積累的電阻也相當(dāng)可觀。 兩條平行的導(dǎo)線，如 果互相之間有電壓差異，就相當(dāng)于形成了一個(gè)平行板 電容器（你想象一下）。通電的導(dǎo)線周圍會(huì)形成磁場(chǎng)（特別是電流變化時(shí)）， 磁場(chǎng)會(huì)產(chǎn)生感生電場(chǎng)，會(huì)對(duì)電子的 移動(dòng)產(chǎn)生影響，可以說(shuō)每條實(shí)際的導(dǎo)線 包括元器件的管腳都會(huì)產(chǎn)生感生電動(dòng)勢(shì)，這也

17、就是寄生電感。在直流或者低頻情況下，這種寄生效應(yīng)看不太出來(lái)。而在交流特別是高 頻交流條件下，影響就非常巨大了。根據(jù)復(fù)阻抗公式，電容、電感會(huì)在交流 情況下會(huì)對(duì)電流的移動(dòng)產(chǎn)生巨大阻礙，也就可以折算成阻抗。這種寄生效應(yīng) 很難克服，也難摸到。只能通過(guò)優(yōu)化線路，盡量使用管腳短的元器件來(lái)減少 其影響，要完全消除是不可能的。24:用和設(shè)計(jì)一個(gè)1位加法器，輸入和，輸出和？* ;與門* ；與門，非門，或門(或者異或門)()；()；=25：設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零，1. 畫出(有限狀態(tài)機(jī))2. 用編程，語(yǔ)法要符合設(shè)計(jì)的要求3. 設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過(guò)程？

18、設(shè)計(jì)過(guò)程：1、 首先確定輸入輸出，1表示投入10分，1表示投入5分，1表示彈出飲 料，1表示找零。2、 確定電路的狀態(tài)，SO表示沒有進(jìn)行投幣，S1表示已經(jīng)有5分硬幣。3、畫出狀態(tài)轉(zhuǎn)移圖。()；s0=01=1;()()0；(a b )00;()s0: (10)1; (01)01;0;s1: (10)01;(01)011;0;:0;擴(kuò)展：設(shè)計(jì)一個(gè)自動(dòng)售飲料機(jī)的邏輯電路。它的投幣口每次只能投入一枚 五角或一元的硬幣。投入一元五角硬幣后給出飲料；投入兩元硬幣時(shí)給出 飲料并找回五角。1、確定輸入輸出，投入一元硬幣 1,投入五角硬幣1,給出飲料1,找回五 角1 ；2、 確定電路的狀態(tài)數(shù)，投幣前初始狀態(tài)為S

19、0,投入五角硬幣為S1，投入一 元硬幣為S2。畫出轉(zhuǎn)該轉(zhuǎn)移圖，根據(jù)狀態(tài)轉(zhuǎn)移圖可以寫成代碼。00/00M/00oe/ooAB/YZ26:什么是線與邏輯,要實(shí)現(xiàn)它，在硬件特性上有什么具體要求 ？線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上 ，要用門來(lái)實(shí)現(xiàn)， 由于不用門可能使灌電流過(guò)大,而燒壞邏輯門同時(shí)在輸出端口應(yīng)加一個(gè)上_ 拉電阻。門就是集電極開路門。門是漏極開路門。27:什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？在組合電路中，某一輸入變量經(jīng)過(guò)不同途徑傳輸后，至U達(dá)電路中某一匯合點(diǎn) 的時(shí)間有先有后，這種現(xiàn)象稱競(jìng)爭(zhēng)；由于競(jìng)爭(zhēng)而使電路輸出發(fā)生瞬時(shí)錯(cuò)誤的 現(xiàn)象叫做冒險(xiǎn)。（也就是由于競(jìng)爭(zhēng)產(chǎn)生的毛刺

20、叫做冒險(xiǎn)）。判斷方法：代數(shù)法（如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象）；卡諾圖：有兩個(gè)相切的卡諾圈并且相切處沒有被其他卡諾圈包圍，就有可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)；實(shí)驗(yàn)法：示波器觀測(cè)；解決方法：1:加濾波電容，消除毛刺的影響；2:加選通信號(hào)，避開毛刺；3:增加冗余項(xiàng)消除邏輯冒險(xiǎn)。門電路兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變稱為競(jìng)爭(zhēng)；由于競(jìng)爭(zhēng)而在電路的輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。如果邏輯函數(shù)在一定條件下可以化簡(jiǎn)成或則可以判斷存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象（只是一個(gè)變量變化的情況）。消除方法，接入濾波電容，引入選通脈沖，增加冗余邏輯28:你知道那些常用邏輯電平與電平可以直接互連嗎？常用邏輯電平：、（）

21、、（）、（）、（）、（）、（）、（）；232、422、485 （12V, 5V, 3.3V）；也有一種答案是：常用邏輯電平：12V, 5V, 3.3V。和 不可以直接互連，由于是在 0.3-3.6V 之間，而則是有在12V的有在5V 的。輸出接到是可以直接互連。接到需要在輸出端口加一上拉電阻接到5V或者12V。用可直接驅(qū)動(dòng)；力口上拉電阻后可驅(qū)動(dòng) .上拉電阻用途：1、當(dāng)電路驅(qū)動(dòng)電路時(shí)，如果電路輸出的高電平低于電路的最低高電平（一 般為3.5V），這時(shí)就需要在的輸出端接上拉電阻，以提高輸出高電平的值。2、門電路必須加上拉電阻，以提高輸出的高電平值。3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常

22、使用上拉電阻。4、在芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉 電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲 容限增強(qiáng)抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配， 有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。3、 對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn)，通 常在1k到10

23、k之間選取。對(duì)下拉電阻也有類似道理。門電路必須加上拉電阻，以提高輸出的高電平值。門電路要輸出“ 1”時(shí)才需要加上拉電阻不加根本就沒有高電平在有時(shí)我們用門作驅(qū)動(dòng)（例如控制一個(gè)）灌電流工作時(shí)就可以不加上拉電阻總之加上拉電阻能夠提高驅(qū)動(dòng)能力。29:設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別？同步復(fù)位在時(shí)鐘沿變化時(shí)，完成復(fù)位動(dòng)作。異步復(fù)位不管時(shí)鐘，只要復(fù) 位信號(hào)滿足條件，就完成復(fù)位動(dòng)作。異步復(fù)位對(duì)復(fù)位信號(hào)要求比較高，不能 有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。30： 與狀態(tài)機(jī)的特征？狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān)，且只在時(shí)鐘邊沿到來(lái)時(shí)才會(huì)有狀態(tài) 變化。狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān),而且與當(dāng)前輸入值

24、有關(guān)。31:多時(shí)域設(shè)計(jì)中，如何處理信號(hào)跨時(shí)域？不同的時(shí)鐘域之間信號(hào)通信時(shí)需要進(jìn)行 同步處理，這樣可以防止新時(shí)鐘域中 第一級(jí)觸發(fā)器的亞穩(wěn)態(tài)信號(hào)對(duì)下級(jí)邏輯造成影響。信號(hào)跨時(shí)鐘域同步：當(dāng)單個(gè)信號(hào)跨時(shí)鐘域時(shí)，可以采用兩級(jí)觸發(fā)器來(lái)同 步；數(shù)據(jù)或地址總線跨時(shí)鐘域時(shí)可以采用異步來(lái)實(shí)現(xiàn)時(shí)鐘同步；第三種方法 就是采用握手信號(hào)。32:說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)？靜態(tài)時(shí)序分析是采用窮盡分析方法來(lái)提取出整個(gè)電路存在的所有時(shí)序路 徑，計(jì)算信號(hào)在這些路徑上的傳播延時(shí)，檢查信號(hào)的建立和保持時(shí)間是否 滿足時(shí)序要求，通過(guò)對(duì)最大路徑延時(shí)和最小路徑延時(shí)的分析，找出違背時(shí)序 約束的錯(cuò)誤。它不需 要輸入向量就能窮盡所有的路徑，且運(yùn)

25、行速度很快、占用內(nèi)存較少，不僅可以對(duì)芯片設(shè)計(jì)進(jìn)行全面的時(shí)序功能檢查，而且還可利 用時(shí)序分析的結(jié)果來(lái)優(yōu)化設(shè)計(jì)，因此靜態(tài)時(shí)序分析已經(jīng)越來(lái)越多地被用到數(shù)字集成電路設(shè)計(jì)的驗(yàn)證中。動(dòng)態(tài)時(shí)序模擬就是通常的仿真，因?yàn)椴豢赡墚a(chǎn)生完備的測(cè)試向量，覆蓋 門級(jí)網(wǎng)表中的每一條路徑。因此在動(dòng)態(tài)時(shí)序分析中，無(wú)法暴露一些路徑上可 能存在的時(shí)序問(wèn)題；33: 個(gè)四級(jí)的，其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善 .？關(guān)鍵：將第二級(jí)信號(hào)放到最后輸出一級(jí)輸出，同時(shí)注意修改片選信號(hào)，保證 其優(yōu)先級(jí)未被修改。（為什么？）34:給出一個(gè)門級(jí)的圖，又給了各個(gè)門的傳輸延時(shí)，問(wèn)關(guān)鍵路徑是什么，還問(wèn) 給出輸入，使得輸出依賴于關(guān)鍵路徑？關(guān)鍵路徑就是輸入到輸

26、出延時(shí)最大的路徑，找到了關(guān)鍵路徑便能求得最 大時(shí)鐘頻率。35：為什么一個(gè)標(biāo)準(zhǔn)的倒相器中 P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？和載流子有關(guān)，P管是空穴導(dǎo)電，N管是電子導(dǎo)電，電子的遷移率大于空穴， 同樣的電場(chǎng)下，N管的電流大于P管，因此要增大P管的寬長(zhǎng)比，使之對(duì)稱， 這樣才能使得兩者上升時(shí)間下降時(shí)間相等、高低電平的噪聲容限一樣、充電 放電的時(shí)間相等。36:用管搭出一個(gè)二輸入與非門？數(shù)字電子技術(shù)基礎(chǔ)（第五版） 92頁(yè) 與非門：上并下串 或非門：上串下并圖3.3.27 CMOS與非門I Fiii37:畫出的符號(hào)，真值表，還有（晶體管級(jí)）的電路？數(shù)字電子技術(shù)基礎(chǔ)（第五版） 117頁(yè)一134頁(yè)38:畫出的圖，

27、畫出.？B利用與非門和反相器，進(jìn)行變換后（）*（S A），三個(gè)與非門， 一個(gè)反相器。也可以用傳輸門來(lái)實(shí)現(xiàn)數(shù)據(jù)選擇器或者是異或門。A接控制端,B接輸入詐YA BY=AB+AB字兇換*Cit變成丁數(shù)再漣擇罄WAB+AC39:用一個(gè)二選一和一個(gè)實(shí)現(xiàn)異或?其中連接的是地址輸入端，A和A非連接的是數(shù)據(jù)選擇端對(duì)應(yīng)的的是輸出端使能端固定接地置零(沒有畫出來(lái)).A利用4選1實(shí)現(xiàn)F()F() y 01B D0 1 D23所以 D0=0, D1，D2, D3=1 40：畫出電路的晶體管級(jí)電路圖，實(shí)現(xiàn)*(). ？ 畫出*的電路圖，畫出*D的電路圖。利用與非門和或非門實(shí)現(xiàn)*()=( )()()三個(gè)兩輸入與非門，一個(gè)三

28、輸入與非門*() C ) 一個(gè)反相器，兩個(gè)兩輸入與非門*()()三個(gè)兩輸入與非門41:用與非門等設(shè)計(jì)全加法器？數(shù)字電子技術(shù)基礎(chǔ)192頁(yè)。S = (Af8fcr ABfCl -ACI AB CP)rCO = (/TF Bfcr AtCI,)r ：. FETCH通過(guò)摩根定律化成用與非門實(shí)現(xiàn)。42：進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F(也就是如果中1的個(gè)數(shù)比0多，那 么F輸出為1,否則F為0),用與非門實(shí)現(xiàn),輸入數(shù)目沒有限制？(與非-與 非形式)先畫出卡諾圖來(lái)化簡(jiǎn)，化成與或形式，再兩次取反便可。43：畫出一種的D鎖存器的電路圖和版圖？I I .1 * I IT cI畑5.3.5 利用CMOS傳輸門組威的

29、電平融發(fā)也可以將右圖中的與非門和反相器用電路畫出來(lái)。44:和的概念和區(qū)別？45:與的區(qū)別，為什么現(xiàn)在多用.行為級(jí)描述中如何產(chǎn)生的？是電平觸發(fā)，是邊沿觸發(fā)，在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè) 計(jì)思想，而則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用 則會(huì)大量浪費(fèi)芯片資源。46：用D觸發(fā)器做個(gè)二分頻的電路？畫出邏輯電路？2()；()()=0;CLKQ一邑 EETC/F或者是從Q端引出加一個(gè)反相器。47:什么是狀態(tài)圖？狀態(tài)圖是以幾何圖形的方式來(lái)描述時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)移規(guī)律以及輸出與 輸入的關(guān)系。48：用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器,15進(jìn)制的呢？7()；2

30、:0；2:0；()()=3 d0;()=3 d6)=3 d0;3 d1;49:你所知道的可編程邏輯器件有哪些？555550：用或?qū)懸欢未a，實(shí)現(xiàn)消除一個(gè)(毛刺)？將傳輸過(guò)來(lái)的信號(hào)經(jīng)過(guò)兩級(jí)觸發(fā)器就可以消除毛刺。(這是我自己采用的方 式：這種方式消除毛刺是需要滿足一定條件的，并不能保證一定可以消除)() q1；()q1；1；51:，及的區(qū)別？:靜態(tài)隨機(jī)存儲(chǔ)器，存取速度快，但容量小，掉電后數(shù)據(jù)會(huì)丟失，不像需要不停的，制造成本較高，通常用來(lái)作為快?。ǎ?記憶體使用。:閃存，存取速度慢，容量大，掉電后數(shù)據(jù)不會(huì)丟失:動(dòng)態(tài)隨機(jī)存儲(chǔ)器，必須不斷的重新的加強(qiáng)（） 電位差量，否則電位差將降低至無(wú)法有足夠的能量表現(xiàn)

31、每一個(gè)記憶單位處于何種狀態(tài)。價(jià)格比便宜，但 訪問(wèn)速度較慢，耗電量較大，常用作計(jì)算機(jī)的內(nèi)存使用。:即同步靜態(tài)隨機(jī)存取存儲(chǔ)器。對(duì)于的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。:即同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。52:有四種復(fù)用方式，頻分多路復(fù)用，寫出另外三種？ 四種復(fù)用方式：頻分多路復(fù)用（），時(shí)分多路復(fù)用（），碼分多路復(fù)用（）， 波分多路復(fù)用（）。53:設(shè)計(jì)流程中什么時(shí)候修正和？如何修正？解釋和 ，畫圖說(shuō)明，并說(shuō)明解決辦法。（威盛 2003.11.06 上海筆試試題） 見前面的建立時(shí)間和保持時(shí)間，違反，不滿足54:給出一個(gè)組合邏輯電路，要求分析邏輯功能。所謂組合邏輯

32、電路的分析，就是找出給定邏輯電路輸出和輸入之間的關(guān)系， 并指出電路的邏輯功能。分析過(guò)程一般按下列步驟進(jìn)行：1:根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表 達(dá)式。2:根據(jù)輸出函數(shù)表達(dá)式列出真值表；3:用文字概括處電路的邏輯功能；55:如何防止亞穩(wěn)態(tài)？亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng) 一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí) 輸出才能穩(wěn)定在某個(gè) 正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中 間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通 道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。解決方法：1降低系統(tǒng)時(shí)鐘頻率2用

33、反應(yīng)更快的3引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播（可以采用前面說(shuō)的加兩級(jí)觸發(fā)器）。4改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào)56:基爾霍夫定理的內(nèi)容 基爾霍夫定律包括電流定律和電壓定律： 電流定律：在集總電路中，在任一瞬時(shí)，流向某一結(jié)點(diǎn)的電流之和恒等于由 該結(jié)點(diǎn)流出的電流之和。電壓定律：在集總電路中，在任一瞬間，沿電路中的任一回路繞行一周，在 該回路上電動(dòng)勢(shì)之和恒等于各電阻上的電壓降之和。57:描述反饋電路的概念，列舉他們的應(yīng)用。反饋，就是在電路系統(tǒng)中，把輸出回路中的電量（電壓或電流）輸入到輸入 回路中去。反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流 并聯(lián)負(fù)反饋。負(fù)反饋的優(yōu)點(diǎn)：降低

34、放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善 放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。 電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。58:有源濾波器和無(wú)源濾波器的區(qū)別無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成有源濾波器：集成運(yùn)放和 R、C組成，具有不用電感、體積小、重量輕等優(yōu) 點(diǎn)。集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電 路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的 有源濾波電路的工作頻率難以做得很高。59:給了的，時(shí)間，求中間組合邏輯的范圍。 +（用來(lái)計(jì)算最

35、高時(shí)鐘頻率）+即觸發(fā)器的傳輸延時(shí)60、時(shí)鐘周期為T,觸發(fā)器D1的寄存器到輸出時(shí)間（觸發(fā)器延時(shí)）最大為T1,最小為T1。組合邏輯電路最大延遲為 T2,最小為T2。問(wèn)，觸發(fā)器D2的 建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。T32時(shí)鐘沿到來(lái)之前數(shù)據(jù)穩(wěn)定的時(shí)間（越大越好），一個(gè)時(shí)鐘周期T加上最大的邏輯延時(shí)。T3T12時(shí)鐘沿到來(lái)之后數(shù)據(jù)保持的最短時(shí)間，一定要大于最小的延時(shí)也就是T1261、給出某個(gè)一般時(shí)序電路的圖，有， q （）,還有 的，寫出決定最大 時(shí)鐘的因素，同時(shí)給出表達(dá)式。;保持時(shí)間與時(shí)鐘周期無(wú)關(guān)62、實(shí)現(xiàn)三分頻電路，3/2分頻電路等（偶數(shù)倍分頻奇數(shù)倍分頻）圖2是3分頻電路，用實(shí)現(xiàn)3分頻很方便，不

36、需要附加任何邏輯電路就能實(shí)現(xiàn)同步計(jì)數(shù)分頻。但用實(shí)現(xiàn) 3分頻時(shí)，必須附加譯碼反饋電路，如圖2所示的譯碼復(fù)位電路，強(qiáng)制計(jì)數(shù)狀態(tài)返回到初始全零狀態(tài)，就是用門電路把 Q2 Q仁“ 11B的狀態(tài)譯碼產(chǎn)生“ H電平復(fù)位脈沖，強(qiáng)迫1和2同時(shí)瞬間（在下一時(shí)鐘輸入的脈沖到來(lái)之前）復(fù)零，于是Q2 Q仁“ 11B狀態(tài)僅瞬間作為“毛刺”存在而不影響分頻的周期，這種“毛刺”僅在Q1中存在，實(shí)用中可能會(huì)造成錯(cuò)誤，應(yīng)當(dāng)附加時(shí)鐘同步電路或阻容低通濾波電路來(lái)濾除， 或者僅使用Q2作為輸出。的3分頻，還可以用門對(duì) Q2 Q1譯碼來(lái)實(shí)現(xiàn)返回 J復(fù)零 O63、名詞解釋（），互補(bǔ)金屬氧化物半導(dǎo)體，電壓控制的一種放大器件。是組成數(shù)字 集

37、成電路的基本單元。（）中文名稱為微控制單元，又稱單片微型計(jì)算機(jī)（）或者單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的、定時(shí)數(shù)計(jì)器和多種接 口集成在一片芯片上，形成芯片級(jí)的計(jì)算機(jī)，為不同的應(yīng)用場(chǎng)合做不同組合 控制。（，精簡(jiǎn)指令集計(jì)算機(jī)）是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器， 起源于80年代的主機(jī)（即機(jī)），機(jī)中采用的微處理器統(tǒng)稱處理器。這樣一 來(lái)，它能夠以更快的速度執(zhí)行操作（每秒執(zhí)行更多百萬(wàn)條指令，即）。因?yàn)?計(jì)算機(jī)執(zhí)行每個(gè)指令類型都需要額外的晶體管和電路元件，計(jì)算機(jī)指令集越 大就會(huì)使微處理器更復(fù)雜，執(zhí)行操作也會(huì)更慢。是復(fù)雜指令系統(tǒng)計(jì)算機(jī)（）的簡(jiǎn)稱，微處理器是臺(tái)式計(jì)算機(jī)系統(tǒng)的基本處理部

38、件，每個(gè)微處理器的核心是運(yùn)行指令的電路。指令由完成任務(wù)的多個(gè) 步驟所組成，把數(shù)值傳送進(jìn)寄存器或進(jìn)行相加運(yùn)算。16 / 26（）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工 作原理是接收模擬信號(hào)，轉(zhuǎn)換為 0或1的數(shù)字信號(hào)。 再對(duì)數(shù)字信號(hào)進(jìn)行修 改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán) 境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益重要的電 腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱道的兩大特色。（）,即現(xiàn)場(chǎng)可編程門陣列，它是在、等可編程器件的基礎(chǔ)上進(jìn)一步 發(fā)展的產(chǎn)物。它

39、是作為專用集成電路（）領(lǐng)域中的一種半定制電路而出現(xiàn)的， 既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺 點(diǎn)。:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。 根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制， 半定制集成電路。與門陣列等其它（）相比，它們又具有設(shè)計(jì)開發(fā)周期短、 設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí) 在線檢驗(yàn)等優(yōu)點(diǎn)（）外圍組件互連，一種由英特爾（）公司 1991年推出的用于定義局部總線的標(biāo)準(zhǔn)。是“ ”的簡(jiǎn)寫，中文名稱是“錯(cuò)誤檢查和糾正”。是一種能夠?qū)崿F(xiàn)“錯(cuò)誤 檢查和糾正”的技術(shù)，內(nèi)存就是應(yīng)用了這種技

40、術(shù)的內(nèi)存，一般多應(yīng)用在服務(wù) 器及圖形工作站上，這將使整個(gè)電腦系統(tǒng)在工作時(shí)更趨于安全穩(wěn)定。雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。嚴(yán)格的說(shuō)應(yīng)該叫，人們習(xí)慣稱為，其中， 是的縮寫，即同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。全稱為，即是“中斷請(qǐng)求”的意思（以下使用稱呼）。的作用就是在我們 所用的電腦中，執(zhí)行硬件中斷請(qǐng)求的動(dòng)作，用來(lái)停止其相關(guān)硬件的工作狀 態(tài),是英文（通用串行總線）的縮寫，而其中文簡(jiǎn)稱為“通串線，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。是英文的縮略語(yǔ)，直譯過(guò)來(lái)后中文名稱就是 基本輸入輸出系統(tǒng)。其 實(shí)，它是一組固化到計(jì)算機(jī)內(nèi)主板上一個(gè)芯片上的程序，它保存著計(jì)算機(jī)最 重要的基本輸入輸出的程序、系統(tǒng)設(shè)置

41、信息、開機(jī)后自檢程序和系統(tǒng)自啟動(dòng) 程序。其主要功能是為計(jì)算機(jī)提供最底層的、最直接的硬件設(shè)置和控制。64、三極管特性曲線ffi 3. 5.2展摑堪三極符的特性戯線（t）愉人特杵曲鍥（b） 出請(qǐng)性曲罐65、,.()66、a 一_ ? P67、a 2.()（威盛筆試題03.11.09 ）管要比N管寬。（威盛筆試題 03.11.09 ）68、為了實(shí)現(xiàn)邏輯,請(qǐng)選用以下邏輯中的一種，并說(shuō)明為什么?1） 2）3）4）5）6）答案：（未知）69、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試）CLKi70、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器（）ffl 5.5. 1 用關(guān)十叡草鮭監(jiān)螫料塑血的仍梏魅址19 通過(guò)級(jí)聯(lián)兩個(gè)D

42、鎖存器組成71、用邏輯門畫出D觸發(fā)器。Q*邊沿觸發(fā)的D觸發(fā)器，有兩個(gè)D鎖存器構(gòu)成 72、畫出的結(jié)構(gòu)圖，用實(shí)現(xiàn)之。()；()() =0;；73、畫出一種的D鎖存器的電路圖和版圖或者是利用前面與非門搭的 D鎖存器實(shí)現(xiàn)74、用和設(shè)計(jì)一個(gè)1位加法器，輸入和，輸出和75、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。按照時(shí)序邏輯電路的設(shè)計(jì)步驟來(lái)：1、寫出狀態(tài)轉(zhuǎn)換表2、寄存器的個(gè)數(shù)確定3、狀態(tài)編碼4、卡諾圖化簡(jiǎn)5、狀態(tài)方程，驅(qū)動(dòng)方程等閻石數(shù)字電路P314 76、實(shí)現(xiàn)N位，5。78、數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn)，如設(shè)計(jì)計(jì)數(shù)器。79、 請(qǐng)用描述四位的全加法器、5分頻電路。4()；3:0；3:0 s;；()() =0;0;(3 d5)=

43、0;1；實(shí)現(xiàn)奇數(shù)倍分頻且占空比為7 (,)；50%勺情況:3:0；1；2；()(!)=3b000;()3b000 : =3b001;3b001 : =3b010;3b010 : =3b011;3b011 : =3b100;3b100 : =3b101;3b101 : =3b110;3b110 : =3b000;() (!)1 = 1bO;(3b000 )1 = 1;()(!)2 = 1b0;(3b100 )2 =2;=1 八 2;80、用或?qū)懸欢未a，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。10()；3:0；3:0；()()=4 d9)=0;1；81、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。按照時(shí)序邏輯電路的設(shè)計(jì)方法：82、

44、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙 5分錢。（揚(yáng)智電 子筆試）1、確定輸入輸出，投1分錢1,投2分錢1,投5分錢1,給出報(bào)紙12、 確定狀態(tài)數(shù)畫出狀態(tài)轉(zhuǎn)移圖，沒有投幣之前的初始狀態(tài)SO,投入了 1分 硬幣S1，投入了 2分硬幣S2,投入了 3分硬幣S3,投入了 4分硬幣S4。3、畫卡諾圖或者是利用編碼83、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣水的，只能投進(jìn)三種硬幣，要正確的找 回錢數(shù)。（1）畫出（有限狀態(tài)機(jī)）；（2）用編程，語(yǔ)法要符合設(shè)計(jì)的要求。84、 設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料 10分錢，硬幣有5分和10分兩種， 并考慮找零：（1）畫出（有限狀態(tài)機(jī)）；（2）用編程，語(yǔ)法要符合設(shè)計(jì) 的要求

45、；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過(guò)程。1、輸入1表示投5分錢，1表示投10分錢，輸出1表示給飲料，1表示找 零2、確定狀態(tài)數(shù)，沒投幣之前 S0,投入了 5分S185、畫出可以檢測(cè)10010串的狀態(tài)圖，并實(shí)現(xiàn)之。1、輸入，1和0兩種情況，輸出1表示連續(xù)輸入了 100102、確定狀態(tài)數(shù)沒輸入之前 S0,輸入一個(gè)0到了 S1,10為S2,010為S3,0010為S486、用實(shí)現(xiàn)101101的序列檢測(cè)模塊。a為輸入端，b為輸出端，如果a連續(xù)輸入為101101則b輸出為1，否則為0。例如 a:b：請(qǐng)畫出；請(qǐng)用描述其。確定狀態(tài)數(shù)，沒有輸入或輸入 0為S0, 1為S1，01為S2,101為S3,1101為S4，01101為S5o知道了輸入輸出和狀態(tài)轉(zhuǎn)移的關(guān)系很容易寫出狀態(tài)機(jī)的代 碼，一般米用兩段式狀態(tài)機(jī)87、給出單管的