電子科技大學ASIC導論課件課件

1、主要內(nèi)容主要內(nèi)容專用集成電路設計概況專用集成電路設計概況 專用集成電路基本結(jié)構專用集成電路基本結(jié)構 專用集成電路設計方法專用集成電路設計方法 專用集成電路子系統(tǒng)設計專用集成電路子系統(tǒng)設計 第一章第一章 ASIC概況概況（設計工藝工具環(huán)境）（設計工藝工具環(huán)境）1.1 緒論：緒論：專用集成電路：專用集成電路：ASIC（Application Specific Integrated Circuits） ASIC技術是技術是在集成電路發(fā)展的基礎上，結(jié)合電在集成電路發(fā)展的基礎上，結(jié)合電路和系統(tǒng)的設計方法，利用路和系統(tǒng)的設計方法，利用ICCAD/EAD等計算等計算機輔助技術和設計工具，發(fā)展而來的一種把實機

2、輔助技術和設計工具，發(fā)展而來的一種把實用電路或電路系統(tǒng)集成化的設計方法。用電路或電路系統(tǒng)集成化的設計方法。 定義：定義：將某種特定應用電路或電路系統(tǒng)用集成電路的將某種特定應用電路或電路系統(tǒng)用集成電路的設計方法制造到一片半導體芯片上的技術稱為設計方法制造到一片半導體芯片上的技術稱為ASIC技術。技術。指電子系統(tǒng)特定的，按用戶特定要求制作的低指電子系統(tǒng)特定的，按用戶特定要求制作的低成本、研制周期短的和。成本、研制周期短的和。第一次（第一次（二十世紀二十世紀90年代前）年代前）第二次（二十世第二次（二十世紀紀90年代開始）年代開始） 第三次（二十第三次（二十一世紀開始）一世紀開始）設備設備/材料材料

3、設備設備/材料材料設備設備/材料材料Foundry+Design(with Fab)Design house(Fabless)IP(Chipless)Chip(Design, Fabless)Foundry(Process)Foundry(Process)測試測試/封裝封裝測試測試/封裝封裝測試測試/封裝封裝1.硅產(chǎn)業(yè)結(jié)構的演變過程硅產(chǎn)業(yè)結(jié)構的演變過程設計方法設計方法設計工具設計工具設計特點設計特點第一代第一代CAD（computer aided design）16位小型機位小型機以交互式圖形編輯和設計規(guī)則檢查為特以交互式圖形編輯和設計規(guī)則檢查為特點的物理級設計：邏輯圖輸入、邏輯模點的物理級設

4、計：邏輯圖輸入、邏輯模擬、電路模擬、版圖設計、版圖編輯驗擬、電路模擬、版圖設計、版圖編輯驗證分別進行，對結(jié)果需多次比較和修改證分別進行，對結(jié)果需多次比較和修改第二代第二代CAE（computer-aided engineering）工程工作站工程工作站（32位）位）較完整的設計系統(tǒng)：邏輯圖輸入、測試較完整的設計系統(tǒng)：邏輯圖輸入、測試碼生成、邏輯模擬、版圖設計、版圖編碼生成、邏輯模擬、版圖設計、版圖編輯驗證于一體輯驗證于一體包括門陣列、標準單元的設計工具和單包括門陣列、標準單元的設計工具和單元庫，自動布局布線元庫，自動布局布線引入引入LVS第三代第三代HDL兩種語言：兩種語言：VHDLVeril

5、og HDL1.引入行為綜合和邏輯綜合工具引入行為綜合和邏輯綜合工具,采用較采用較高的抽象層次設計、并按層次式方法進高的抽象層次設計、并按層次式方法進行管理行管理,大大提高處理復雜設計的能力大大提高處理復雜設計的能力2.設計周期大幅縮短設計周期大幅縮短,速度功耗獲得優(yōu)化速度功耗獲得優(yōu)化1.設計方法、設計工具的演變過程設計方法、設計工具的演變過程1.設計步驟設計步驟bottom-up 由底向由底向上上top-down自頂向自頂向下下“自底向上自底向上”（Bottom-up） “自底向上自底向上”的設計路線，即自工藝開始，先進行單的設計路線，即自工藝開始，先進行單元設計，在精心設計好各單元后逐步向

6、上進行功能塊、子元設計，在精心設計好各單元后逐步向上進行功能塊、子系統(tǒng)設計，直至最終完成整個系統(tǒng)設計。在模擬系統(tǒng)設計，直至最終完成整個系統(tǒng)設計。在模擬IC和較簡和較簡單的數(shù)字單的數(shù)字IC設計中，大多仍采用設計中，大多仍采用“自底向上自底向上”的設計方的設計方法法 ?！白皂斚蛳伦皂斚蛳隆保═op-down） 其設計步驟與其設計步驟與“自底向上自底向上”步驟相反。設計者首先進步驟相反。設計者首先進行行為設計；其次進行結(jié)構設計；接著把各子單元轉(zhuǎn)換成行行為設計；其次進行結(jié)構設計；接著把各子單元轉(zhuǎn)換成邏輯圖或電路圖；最后將電路圖轉(zhuǎn)換成版圖。邏輯圖或電路圖；最后將電路圖轉(zhuǎn)換成版圖。1.5正向設計和逆向設計

7、正向設計和逆向設計正向設計：正向設計：通常指實現(xiàn)一個新的設計通常指實現(xiàn)一個新的設計逆向設計：逆向設計：剖析別人設計的基礎上進行某種修剖析別人設計的基礎上進行某種修改或改進改或改進1.5.1正向設計描述正向設計描述系統(tǒng)設計：系統(tǒng)設計：根據(jù)用戶對功能和性能的要求進行總體設計根據(jù)用戶對功能和性能的要求進行總體設計邏輯設計：邏輯設計：確定邏輯功能，劃分功能塊確定邏輯功能，劃分功能塊(電路設計：電路設計：確定電路拓撲結(jié)構和元器件參數(shù)確定電路拓撲結(jié)構和元器件參數(shù)版圖設計：版圖設計：版圖編輯、布局、布線、版圖驗證版圖編輯、布局、布線、版圖驗證工藝設計：工藝設計：系統(tǒng)測試：系統(tǒng)測試：（確定測試矢量、管腳安排、

8、測試方案）（確定測試矢量、管腳安排、測試方案） 是指由電路指標、功能出發(fā)，進行邏輯設計是指由電路指標、功能出發(fā)，進行邏輯設計(子系統(tǒng)設子系統(tǒng)設計計)，再由邏輯圖進行電路設計，最后由電路進行版圖設計，再由邏輯圖進行電路設計，最后由電路進行版圖設計，同時還要進行工藝設計。同時還要進行工藝設計。 其設計流程如下：其設計流程如下：1.5.2逆向設計描述逆向設計描述(1)樣品分析與測試：樣品分析與測試：系統(tǒng)分析與測試、結(jié)構分析、外圍電路測試系統(tǒng)分析與測試、結(jié)構分析、外圍電路測試 (2)解剖管芯：解剖管芯：腐蝕各層腐蝕各層(3)管芯平面圖的獲得：管芯平面圖的獲得：通過顯微照相或高精度圖象系統(tǒng)通過顯微照相或

9、高精度圖象系統(tǒng) 又稱解剖分析，即對實際芯片進行腐蝕、照相，從得到又稱解剖分析，即對實際芯片進行腐蝕、照相，從得到的版圖進行邏輯提取，進而分析其基本功能及原理以期獲的版圖進行邏輯提取，進而分析其基本功能及原理以期獲得原設計思想。其作用如下：得原設計思想。其作用如下： 仿制仿制(在原產(chǎn)品的基礎上綜合各家優(yōu)點，推出更先進的在原產(chǎn)品的基礎上綜合各家優(yōu)點，推出更先進的產(chǎn)品產(chǎn)品)； 可獲取先進的集成電路設計和制造的秘密可獲取先進的集成電路設計和制造的秘密(包括設計思包括設計思想、版圖設計技術、制造工藝等想、版圖設計技術、制造工藝等)。 （）電路圖提?。海ǎ╇娐穲D提取：版圖轉(zhuǎn)化為電路圖、邏輯與電路提版圖轉(zhuǎn)化

10、為電路圖、邏輯與電路提??；取；(6)電路仿真：電路仿真：(7)轉(zhuǎn)入正向設計中的版圖階段：轉(zhuǎn)入正向設計中的版圖階段：T TT自頂向下自頂向下 由底向上由底向上 正正向向設設計計 行為設計行為設計結(jié)構設計結(jié)構設計邏輯設計邏輯設計電路設計電路設計版圖設計版圖設計系統(tǒng)劃分、分解系統(tǒng)劃分、分解單元設計單元設計功能塊設計功能塊設計子系統(tǒng)設計子系統(tǒng)設計系統(tǒng)總成系統(tǒng)總成 逆逆向向設設計計 版圖解析版圖解析電路圖提取電路圖提取功能分析功能分析結(jié)構修改結(jié)構修改邏輯設計邏輯設計電路設計電路設計版圖設計版圖設計 版圖解析版圖解析電路圖提取電路圖提取功能分析功能分析單元設計單元設計功能塊設計功能塊設計子系統(tǒng)設計子系統(tǒng)設

11、計系統(tǒng)設計系統(tǒng)設計 ASIC設計工具是建立在計算機系統(tǒng)平臺設計工具是建立在計算機系統(tǒng)平臺之上的一系列設計軟件。設計過程包括之上的一系列設計軟件。設計過程包括兩個主要的子過程：兩個主要的子過程：邏輯、電路設計與邏輯、電路設計與版圖設計版圖設計。相應地，設計軟件也以邏輯、相應地，設計軟件也以邏輯、電路的設計和分析軟件以及版圖設計和電路的設計和分析軟件以及版圖設計和分析軟件為基本模塊分析軟件為基本模塊。隨著集成電路技。隨著集成電路技術與軟件水平的進步，設計軟件也不斷術與軟件水平的進步，設計軟件也不斷地得到完善和發(fā)展，已由簡單的輔助設地得到完善和發(fā)展，已由簡單的輔助設計軟件，逐步地成為完善的設計系統(tǒng)。

12、計軟件，逐步地成為完善的設計系統(tǒng)。1.6 發(fā)展的特點：發(fā)展的特點：特征尺寸越來越小（特征尺寸越來越?。?.065um）硅圓片尺寸越來越大（硅圓片尺寸越來越大（8inch12inch）芯片集成度越來越大（芯片集成度越來越大（2000K）時鐘速度越來越高（時鐘速度越來越高（ 500MHz）電源電壓電源電壓/單位功耗越來越低（單位功耗越來越低（1.0V）布線層數(shù)布線層數(shù)/I/0引腳越來越多（引腳越來越多（9層層/1200）1.7 產(chǎn)業(yè)現(xiàn)狀產(chǎn)業(yè)現(xiàn)狀(產(chǎn)品技術、運銷渠道、應用、產(chǎn)品技術、運銷渠道、應用、設計業(yè)特點、制造業(yè)、產(chǎn)業(yè)群）設計業(yè)特點、制造業(yè)、產(chǎn)業(yè)群）產(chǎn)品技術：產(chǎn)品技術：30-45納米實驗室轉(zhuǎn)為市

13、場納米實驗室轉(zhuǎn)為市場 SOC已成為國際已成為國際VLSI發(fā)展趨勢和主流發(fā)展趨勢和主流運銷渠道：多樣化模式（面向大客戶的直銷渠道日益受到廠運銷渠道：多樣化模式（面向大客戶的直銷渠道日益受到廠 商重視）商重視）應應 用：用：DTV,3G,汽車汽車設計業(yè)特點：設計業(yè)特點：規(guī)模規(guī)模 2001年的年的95家家-2002年的年的286家家- 2003 年的年的363家家-2004年的年的479家家 七個產(chǎn)業(yè)化基地七個產(chǎn)業(yè)化基地 水平水平（CPU-方舟，龍芯，眾志，方舟，龍芯，眾志，DSP- HDTV-MPEG2中星微）中星微）制制 造造 業(yè)：業(yè)：SGNEC,華越，上華，華越，上華，ASMC,SMIC,SI

14、MBCD,產(chǎn)產(chǎn) 業(yè)業(yè) 群：長三角，京津環(huán)渤海灣，珠三角群：長三角，京津環(huán)渤海灣，珠三角1.7.1理解摩爾定律的偉大經(jīng)濟意義理解摩爾定律的偉大經(jīng)濟意義每過每過18個月個月, IC中晶體管的集成度增加一倍中晶體管的集成度增加一倍.微微 米米 時時 代代 : 3um-2um-1.2um-亞亞 微微 米米 時時 代代 : 0.8um-0.5um-深亞微米時代深亞微米時代 : 0.35um-0.25um-0.18um- 0.13um- 納納 米米 時時 代代 : 0.09um(90nm)-60nm-45nm-30nm 1.7.2 半導體工業(yè)的步伐半導體工業(yè)的步伐1.7.3國內(nèi)設計企業(yè)概況國內(nèi)設計企業(yè)概況

15、 2010年前十名企業(yè)年前十名企業(yè) 共有設計企業(yè)共有設計企業(yè)479479家，家，0505年設計企業(yè)銷售額年設計企業(yè)銷售額124.3124.3億元，其中億元，其中銷售額過億元的企業(yè)共銷售額過億元的企業(yè)共1717家，其中前十名企業(yè)排行如上圖所示。家，其中前十名企業(yè)排行如上圖所示。1.7.4國內(nèi)設計企業(yè)概況國內(nèi)設計企業(yè)概況 2011年前十名設計企業(yè)年前十名設計企業(yè)2005年年排名排名企業(yè)名稱企業(yè)名稱2005年銷售額年銷售額（萬元）（萬元）增長率增長率（%）2004年年 排名排名1珠海炬力微電子設計有限公司珠海炬力微電子設計有限公司12575017332北京中星微電子有限公司北京中星微電子有限公司76

16、82282.953中國華大微電子設計有限責任公司中國華大微電子設計有限責任公司640754144杭州士蘭微電子股份有限公司杭州士蘭微電子股份有限公司605771925大唐微電子技術有限公司大唐微電子技術有限公司57234-2416上海華虹微電子有限責任公司上海華虹微電子有限責任公司3733095.497杭州友旺電子有限公司杭州友旺電子有限公司250611.578紹興芯谷科技有限公司紹興芯谷科技有限公司23397-7.469北京清華同方微電子有限公司北京清華同方微電子有限公司23214NANA10無錫華潤矽科微電子有限公司無錫華潤矽科微電子有限公司2283008 總計總計516290前十家企業(yè)銷

17、售額占設計業(yè)銷售額的比重前十家企業(yè)銷售額占設計業(yè)銷售額的比重41.6%1.7.5中國半導體產(chǎn)業(yè)主要集聚地區(qū)中國半導體產(chǎn)業(yè)主要集聚地區(qū)1.7.6長三角地區(qū)半導體企業(yè)概況長三角地區(qū)半導體企業(yè)概況據(jù)不完全統(tǒng)計，江浙滬共有各類微電子企業(yè)據(jù)不完全統(tǒng)計，江浙滬共有各類微電子企業(yè)489489家家：省市省市微電子行業(yè)微電子行業(yè)分立器件分立器件設備材料設備材料行業(yè)行業(yè)小計小計設計設計制造制造封裝封裝制造制造封裝封裝上海市上海市15011204101840253江蘇省江蘇省16501017142740174浙江省浙江省1220511221062總計總計24826482039108489 長三角占中國長三角占中國2

18、.2%的陸地面積，的陸地面積，10.6%的人口，創(chuàng)造的人口，創(chuàng)造了中國了中國22.1%的的GDP、24.5%的財政收入、的財政收入、60%的外商投資的外商投資和和28.5%的進出口總額。的進出口總額。China Semiconductor Industry Market Demand Vs Supply111418253541516376901032.22.33.24.36.67.99.712.115.419.324.2-2040608010012020002001200220032004200520062007200820092010DemandSupply1.7.71.7.7中國半導體的需

19、求與產(chǎn)出間的缺口巨大中國半導體的需求與產(chǎn)出間的缺口巨大Unit: USD BillionSource: CCID Consulting1.7.8 我國微電子進出口預測我國微電子進出口預測 “十一五十一五”期間，微電子進口額將以期間，微電子進口額將以15%15%以上的年均增長率增以上的年均增長率增長，預計到長，預計到20102010年我國每年進口微電子金額將超過年我國每年進口微電子金額將超過900900億美元，億美元，微電子貿(mào)易逆差將會繼續(xù)擴大。微電子貿(mào)易逆差將會繼續(xù)擴大。 1.7.9 20051.7.9 2005年我國集成電路市場產(chǎn)品構成年我國集成電路市場產(chǎn)品構成 集成電路市場按整機應用劃分，

20、可分為計算機類、消費類、集成電路市場按整機應用劃分，可分為計算機類、消費類、通信類等不同類別。這三類占了整個市場的通信類等不同類別。這三類占了整個市場的78%78%。1.8 微電子產(chǎn)業(yè)鏈概念微電子產(chǎn)業(yè)鏈概念整機系統(tǒng)提出應用需求整機系統(tǒng)提出應用需求 集成電路設計集成電路設計計算機與網(wǎng)絡、通信（有線、無線、光通信、衛(wèi)星通信）數(shù)字音視頻（電視機、視盤機DVD、MP3播放器、音響）IC卡（身份認證）與電子標簽、汽車電子、生物電子、工業(yè)自動化 EDA工具、服務器、個人計算機(PC)、工程技術人員 集成電路制造集成電路制造廠房、動力、材料（硅片、化合物半導體材料）、專用設備、儀器（光刻機、刻蝕機、注入機）

21、集成電路封裝集成電路封裝集成電路測試集成電路測試 劃片機、粘片機、鍵合機、包封機、切筋打彎機、芯片、塑封料、引線框架、金絲 測試設備、測試程序、測試夾具、測試探針卡、測試、分選、包裝集成電路應用集成電路應用 電腦及網(wǎng)絡、通信及終端（手機） 、電視機、DVD、數(shù)碼相機、其他1.8.1芯片制造加工能力情況芯片制造加工能力情況 20092009年底，國內(nèi)擁有微電子芯片生產(chǎn)線年底，國內(nèi)擁有微電子芯片生產(chǎn)線 1212英寸生產(chǎn)線英寸生產(chǎn)線2 2條條 8 8英寸生產(chǎn)線英寸生產(chǎn)線1616條條 6 6英寸英寸8 8條條 5 5英寸生產(chǎn)線英寸生產(chǎn)線8 8條條 4 4英寸生產(chǎn)線英寸生產(chǎn)線1515條條 國內(nèi)芯片制造行

22、業(yè)的總投片能力已經(jīng)達到國內(nèi)芯片制造行業(yè)的總投片能力已經(jīng)達到68.568.5萬片萬片/ /月月 1212英寸英寸1.51.5萬片萬片/ /月月 8 8英寸英寸3838萬片萬片/ /月月 6 6英寸英寸1818萬片萬片/ /月月 5 5英寸英寸1111萬片萬片/ /月月1.8.2 ASIC1.8.2 ASIC設計技術發(fā)展趨勢設計技術發(fā)展趨勢 隨著微電子產(chǎn)業(yè)的進一步分工細化，設計技術出現(xiàn)了4次大的飛躍；90年代中后期以來，以硅知識產(chǎn)權核（IP Core）復用為基礎的SoC設計日漸成為IC設計的重要方法；高集成度、高頻高速、低功耗、低電壓供電成為設計趨勢。1.8.3 封裝、測試企業(yè)概況封裝、測試企業(yè)概

23、況 目前國內(nèi)封裝測試企業(yè)已經(jīng)達到目前國內(nèi)封裝測試企業(yè)已經(jīng)達到110110余家。余家。 其中年封裝量超過其中年封裝量超過1 1億塊的企業(yè)已經(jīng)超過億塊的企業(yè)已經(jīng)超過2020家。家。 20072007年國內(nèi)微電子總封裝能力已經(jīng)達到年國內(nèi)微電子總封裝能力已經(jīng)達到250250億塊。億塊。 20072007年封裝業(yè)的銷售額年封裝業(yè)的銷售額344.9344.9億元。億元。 封裝形式，封裝形式，DIPDIP、SOPSOP、QFPQFP等都已經(jīng)大批量生產(chǎn)，等都已經(jīng)大批量生產(chǎn)，PGAPGA、BGABGA、MCMMCM等新型封裝形式已開始形成規(guī)模生產(chǎn)能力。等新型封裝形式已開始形成規(guī)模生產(chǎn)能力。 IC設計設計: 書的

24、寫作書的寫作 IC制造制造: 書的印刷書的印刷 IC封裝封裝: 書的裝訂書的裝訂1.8.4產(chǎn)業(yè)環(huán)節(jié)之間的關系：產(chǎn)業(yè)環(huán)節(jié)之間的關系：1.9 描述描述ASIC工藝技術水平的幾個技術指標工藝技術水平的幾個技術指標集成度集成度（Integration Level） 是以一個是以一個IC芯片所包含的元件芯片所包含的元件(晶體管或門晶體管或門/數(shù)數(shù))來衡量。隨著來衡量。隨著集成度的提高，使集成度的提高，使IC及使用及使用IC的電子設備的功能增強、速度和可的電子設備的功能增強、速度和可靠性提高、功耗降低、體積和重量減小、產(chǎn)品成本下降，從而提靠性提高、功耗降低、體積和重量減小、產(chǎn)品成本下降，從而提高了性能高了

25、性能/價格比，不斷擴大其應用領域，因此集成度是價格比，不斷擴大其應用領域，因此集成度是IC技術進技術進步的標志。為了提高集成度采取了增大芯片面積、縮小器件特征步的標志。為了提高集成度采取了增大芯片面積、縮小器件特征尺寸、改進電路及結(jié)構設計等措施。為節(jié)省芯片面積普遍采用了尺寸、改進電路及結(jié)構設計等措施。為節(jié)省芯片面積普遍采用了多層布線結(jié)構，現(xiàn)已達到多層布線結(jié)構，現(xiàn)已達到9層布線晶片集成層布線晶片集成(WaferScale Integration-WSI)和三維集成技術也正在研究開發(fā)。自和三維集成技術也正在研究開發(fā)。自IC問世以問世以來，集成度不斷提高，現(xiàn)正邁向特大規(guī)模集成來，集成度不斷提高，現(xiàn)正

26、邁向特大規(guī)模集成(GigaScale Integration-GSl)。從電子系統(tǒng)的角度來看，集成度的提高使。從電子系統(tǒng)的角度來看，集成度的提高使IC進進入系統(tǒng)集成或片上系統(tǒng)入系統(tǒng)集成或片上系統(tǒng)(SoC)的時代。的時代。特征尺寸特征尺寸(Feature Size) 特征尺寸定義為器件中最小線條寬度特征尺寸定義為器件中最小線條寬度(對對MOS器件而器件而言，通常指器件柵電極所決定的溝道幾何長度言，通常指器件柵電極所決定的溝道幾何長度)，也可定義為，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進器件性能的關鍵。特征尺

27、寸的減小主要取決于光刻成度、改進器件性能的關鍵。特征尺寸的減小主要取決于光刻技術的改進。技術的改進。芯片面積芯片面積(Chip Area) 隨著集成度的提高，每芯片所包含的晶體管數(shù)不斷增多，隨著集成度的提高，每芯片所包含的晶體管數(shù)不斷增多，平均芯片面積也隨之增大。芯片面積的增大也帶來一系列新的平均芯片面積也隨之增大。芯片面積的增大也帶來一系列新的問題。如大芯片封裝技術、成品率以及由于每個大圓片所含芯問題。如大芯片封裝技術、成品率以及由于每個大圓片所含芯片數(shù)減少而引起的生產(chǎn)效率降低等。但后一問題可通過增大晶片數(shù)減少而引起的生產(chǎn)效率降低等。但后一問題可通過增大晶片直徑來解決。片直徑來解決。晶片直徑

28、晶片直徑(Wafer Diameter) 為了提高集成度，可適當增大芯片面積然而，芯片面為了提高集成度，可適當增大芯片面積然而，芯片面積的增大導致每個圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效積的增大導致每個圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效率降低，成本高。采用更大直徑的晶片可解決這一問題。率降低，成本高。采用更大直徑的晶片可解決這一問題。封裝封裝(Package) ASIC的封裝最初采用插孔封裝的封裝最初采用插孔封裝(THP)形式。為適應電子形式。為適應電子設備高密度組裝的要求，表面安裝封裝設備高密度組裝的要求，表面安裝封裝(SMP)技術迅速發(fā)展技術迅速發(fā)展起來。在電子設備中使用起來。在電子設備

29、中使用SMP的優(yōu)點是能節(jié)省空間、改進性的優(yōu)點是能節(jié)省空間、改進性能和降低成本，因能和降低成本，因SMP不僅體積小而且可安裝在印制電路板不僅體積小而且可安裝在印制電路板的兩面，使電路板的費用降低的兩面，使電路板的費用降低60，并使性能得到改進。，并使性能得到改進。 1947 1947年年1212月月BellBell實驗室肖克萊、巴丁、實驗室肖克萊、巴丁、布拉頓發(fā)明了第一只點接觸金鍺晶體管，布拉頓發(fā)明了第一只點接觸金鍺晶體管，19501950年肖克萊、斯帕克斯、迪爾發(fā)明單晶鍺年肖克萊、斯帕克斯、迪爾發(fā)明單晶鍺NPNNPN結(jié)型晶體管。結(jié)型晶體管。 52 52年年5 5月英國皇家研究所的達默提出集月英

30、國皇家研究所的達默提出集成電路的設想。成電路的設想。 這就是世界上最早的集成電路，也就是這就是世界上最早的集成電路，也就是現(xiàn)代集成電路的雛形或先驅(qū)。現(xiàn)代集成電路的雛形或先驅(qū)。 集成電路的發(fā)展除了物理原理外還得益于許多集成電路的發(fā)展除了物理原理外還得益于許多新工藝的發(fā)明：新工藝的發(fā)明： 5050年美國人奧爾和肖克萊發(fā)明的年美國人奧爾和肖克萊發(fā)明的 5656年美國人富勒發(fā)明的年美國人富勒發(fā)明的 6060年盧爾和克里斯坦森發(fā)明的年盧爾和克里斯坦森發(fā)明的 7070年斯皮勒和卡斯特蘭尼發(fā)明的年斯皮勒和卡斯特蘭尼發(fā)明的等等，等等，使晶體管從點接觸結(jié)構向平面結(jié)構過渡并給集成電使晶體管從點接觸結(jié)構向平面結(jié)構過

31、渡并給集成電路工藝提供了基本的技術支持。因此，路工藝提供了基本的技術支持。因此， 此后此后4040多年來，多年來，ICIC經(jīng)歷了從經(jīng)歷了從SSI(Small Scale SSI(Small Scale ntegreted)-MSI-LSI-VLSI-ULSIntegreted)-MSI-LSI-VLSI-ULSI的發(fā)展歷程?，F(xiàn)在的發(fā)展歷程?，F(xiàn)在的的ICIC工藝已經(jīng)接近半導體器件的極限工藝。以工藝已經(jīng)接近半導體器件的極限工藝。以CMOSCMOS數(shù)字數(shù)字ICIC為例，在不同發(fā)展階段的特征參數(shù)見表為例，在不同發(fā)展階段的特征參數(shù)見表1 11 1。主要特征主要特征SSISSIMSIMSILSILSIVL

32、SIVLSIULSIULSIGSLGSL元件數(shù)元件數(shù)/ /片片10 10 109 9特征線寬特征線寬mm5-105-103-53-51-31-3 11201201001004040151510-1510-15結(jié)深結(jié)深 mm1.2-20.5-1.2 0.2-0.5 0.1-0.2硅片直徑硅片直徑inchinch 2 22-32-3 4-54-56 68 81212 可以按器件結(jié)構類型、集成電路規(guī)模、使用可以按器件結(jié)構類型、集成電路規(guī)模、使用基片材料、電路功能以及應用領域等方法劃分。基片材料、電路功能以及應用領域等方法劃分。 雙極型雙極型 TTLTTL ECL NMOS NMOS 單片單片IC M

33、OSIC MOS型型 PMOSPMOS CMOS CMOS BiCMOS BiCMOS按結(jié)構分類按結(jié)構分類 BiMOS BiCMOSBiCMOS 混合混合IC IC 厚膜混合厚膜混合ICIC 薄膜混合薄膜混合IC IC 按規(guī)模分類按規(guī)模分類 SSI/MSI/LSI/VLSI/ULSI/GSISSI/MSI/LSI/VLSI/ULSI/GSI 組合邏輯電路組合邏輯電路 數(shù)字電路數(shù)字電路 時序邏輯電路時序邏輯電路 按功能分類按功能分類 模擬電路模擬電路 線性電路線性電路 非線性電路非線性電路 數(shù)模混合電路數(shù)?；旌想娐?.12的工藝與主流制造技術的工藝與主流制造技術1.12.1 CMOS ASIC基

34、本制造工藝基本制造工藝 CMOS CMOS工藝技術是當代工藝技術是當代VLSIVLSI工藝的主流工工藝的主流工藝技術，它是在藝技術，它是在PMOSPMOS與與NMOSNMOS工藝基礎上發(fā)展工藝基礎上發(fā)展起來的。其特點是將起來的。其特點是將NMOSNMOS器件與器件與PMOSPMOS器件同器件同時制作在同一硅襯底上。時制作在同一硅襯底上。 CMOSCMOS工藝技術一般可分為三類，即工藝技術一般可分為三類，即(a) P(a) P阱阱CMOSCMOS工藝工藝(b) N(b) N阱阱CMOSCMOS工藝工藝(c) (c) 雙阱雙阱CMOSCMOS工藝工藝(a) P(a) P阱阱CMOSCMOS工藝工藝

35、P P阱阱CMOSCMOS工藝以工藝以N N型單晶硅為襯底，在其上制作型單晶硅為襯底，在其上制作P P阱。阱。NMOSNMOS管做在管做在P P阱內(nèi)，阱內(nèi)，PMOSPMOS管做在管做在N N型襯底上型襯底上。P P阱工藝包括用離子注入或擴散的方法在阱工藝包括用離子注入或擴散的方法在N N型襯底中摻型襯底中摻進濃度足以中和進濃度足以中和N N型襯底并使其呈型襯底并使其呈P P型特性的型特性的P P型雜質(zhì)，型雜質(zhì)，以保證以保證P P溝道器件的正常特性。溝道器件的正常特性。 P P阱雜質(zhì)濃度的典型值要比阱雜質(zhì)濃度的典型值要比N N型襯底中的高型襯底中的高510510倍才能保證器件性能。然而倍才能保證

36、器件性能。然而P P阱的過度摻雜會對阱的過度摻雜會對N N溝溝道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈敏度，增加了源極和漏極對敏度，增加了源極和漏極對P P阱的電容等。阱的電容等。 電連接時，電連接時，P P阱接最負電位，阱接最負電位，N N襯底接最正襯底接最正電位，通過反向偏置的電位，通過反向偏置的PNPN結(jié)實現(xiàn)結(jié)實現(xiàn)PMOSPMOS器件和器件和NMOSNMOS器件之間的器件之間的相互隔離相互隔離。P P阱阱CMOSCMOS芯片剖面示芯片剖面示意圖見下圖。意圖見下圖。 (a) P(a) P阱阱CMOSCMOS工藝工藝N 溝道硅柵溝道硅柵MOSF

37、ET剖面圖：剖面圖：nnSiP DS/SD/G2SiO2SiOAlAlAlSiPoli (b) N(b) N阱阱CMOSCMOS工藝工藝 NN阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工藝相反工藝相反，它是在P型襯底上形成N阱。因為N溝道器件是在P型襯底上制成的，這種方法與標準的這種方法與標準的NN溝道溝道MOS(NMOS)MOS(NMOS)的工藝是兼容的。的工藝是兼容的。在這種情況下，NN阱中和了阱中和了P P型襯底型襯底， P溝道晶體管會受到過渡摻雜的影響。 早期的CMOS工藝的N阱工藝和P阱工藝兩者并存發(fā)展。但由于NN阱阱CMOSCMOS中中NMOSNMOS管直接在管直接

38、在P P型硅襯底上制作型硅襯底上制作，有利于發(fā)揮NMOS器件高速的特點，因此成為常用工藝常用工藝 。(b) N(b) N阱阱CMOSCMOS工藝工藝N阱阱CMOS芯片剖面示意圖見下圖芯片剖面示意圖見下圖(c) (c) 雙阱雙阱CMOSCMOS工藝工藝 隨著工藝的不斷進步，集成電路的線條尺寸不隨著工藝的不斷進步，集成電路的線條尺寸不斷縮小，傳統(tǒng)的單阱工藝有時已不滿足要求，雙阱斷縮小，傳統(tǒng)的單阱工藝有時已不滿足要求，雙阱工藝應運而生。工藝應運而生。 通常雙阱通常雙阱CMOSCMOS工藝采用的原始材料是在工藝采用的原始材料是在N N+ +或或P P+ +襯底上外延一層輕摻雜的外延層，然后用離子注入襯

39、底上外延一層輕摻雜的外延層，然后用離子注入的方法同時制作的方法同時制作N N阱和阱和P P阱。阱。使用雙阱工藝不但可以提高器件密度，還可以使用雙阱工藝不但可以提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。(d) SOI/CMOS電路電路 利用絕緣襯底的硅薄膜利用絕緣襯底的硅薄膜(Silicon on Insulator)制作制作CMOS電路，能徹底消除體硅電路，能徹底消除體硅CMOS電路中的寄生可控硅結(jié)構。能大幅度減電路中的寄生可控硅結(jié)構。能大幅度減小小PN結(jié)面積，從而減小了電容效應。這樣可結(jié)面積，從而減小了電容效應。這樣可以提高芯片的

40、集成度和器件的速度。下圖示出以提高芯片的集成度和器件的速度。下圖示出理想的理想的SOI/CMOS結(jié)構。結(jié)構。SOI結(jié)構是針對亞微結(jié)構是針對亞微米米CMOS器件提出的，以取代不適應要求的常器件提出的，以取代不適應要求的常規(guī)結(jié)構和業(yè)已應用的蘭寶石襯底外延硅結(jié)構規(guī)結(jié)構和業(yè)已應用的蘭寶石襯底外延硅結(jié)構(SOS結(jié)構結(jié)構)。SOI結(jié)構在高壓集成電路和三維結(jié)構在高壓集成電路和三維集成電路中也有廣泛應用。集成電路中也有廣泛應用。SOICMOS工藝步驟工藝步驟:生長清潔氧化層厚生長清潔氧化層厚1m淀積多晶硅層厚淀積多晶硅層厚500nm 激光再結(jié)晶激光再結(jié)晶刻有源區(qū)島刻有源區(qū)島 n溝襯溝襯底注入底注入 p溝襯底注

41、入溝襯底注入柵氧化柵氧化生長柵多晶生長柵多晶硅與刻蝕硅與刻蝕 p溝源漏注入溝源漏注入 n溝源漏注入溝源漏注入淀淀積積SiO2 刻接觸孔刻接觸孔蒸鋁及刻鋁蒸鋁及刻鋁合金合金鈍鈍化化其中清潔氧化、柵氧化、源漏注入較為其中清潔氧化、柵氧化、源漏注入較為關鍵。關鍵。1.12.2 BiCMOS1.12.2 BiCMOS集成電路的基本制造工藝集成電路的基本制造工藝 BiCMOSBiCMOS工藝技術工藝技術大致可以大致可以分為兩類分為兩類：分別是以分別是以CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝和以工藝和以雙極工藝為基礎的雙極工藝為基礎的BiCMOSBiCMOS工藝。工藝。一般來

42、說，以一般來說，以CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝對保證對保證CMOSCMOS器件的性能比較有利，同樣以雙器件的性能比較有利，同樣以雙極工藝為基礎的極工藝為基礎的BiCMOSBiCMOS工藝對提高保證雙極工藝對提高保證雙極器件的性能有利。器件的性能有利。 (a)(a)以以P P阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝 以以P阱阱CMOS工藝為基礎是指在標準的工藝為基礎是指在標準的CMOS工藝流程中直接構造雙極晶體管，工藝流程中直接構造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需或者通過添加少量的工藝步驟實現(xiàn)所需的雙極

43、晶體管結(jié)構。的雙極晶體管結(jié)構。 下圖為通過標準下圖為通過標準P阱阱CMOS工藝實現(xiàn)的工藝實現(xiàn)的NPN晶體管的剖面結(jié)構示意圖。晶體管的剖面結(jié)構示意圖。標準標準P P阱阱CMOSCMOS工藝實現(xiàn)的工藝實現(xiàn)的NPNNPN晶體管的剖面結(jié)構示意圖晶體管的剖面結(jié)構示意圖(a)(a)以以P P阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝標準標準P P阱阱CMOSCMOS工藝結(jié)構特點工藝結(jié)構特點(a)(a)以以P P阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝 由于由于NPNNPN晶體管的基區(qū)在晶體管的基區(qū)在P P阱中，所以基區(qū)的厚度阱中，所以基

44、區(qū)的厚度太大，使得電流增益變??；太大，使得電流增益變?。?集電極的串聯(lián)電阻很大，影響器件性能；集電極的串聯(lián)電阻很大，影響器件性能； NPNNPN管和管和PMOSPMOS管共襯底，使得管共襯底，使得NPNNPN管只能接固定電管只能接固定電位，從而限制了位，從而限制了NPNNPN管的使用。管的使用。(b)(b)以以N N阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝N N阱阱CMOS-NPNCMOS-NPN體硅襯底結(jié)構剖面圖體硅襯底結(jié)構剖面圖 N N阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝與以工藝與以P P阱阱CMOSCMOS工藝為基礎

45、的工藝為基礎的BiCMOSBiCMOS工藝相比，優(yōu)點包括：工藝相比，優(yōu)點包括： （1 1）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了形成了較薄的基區(qū)，提高了NPNNPN晶體管的性能；晶體管的性能； （2）制作）制作NPN管的管的N阱將阱將NPN管與襯底自然隔開，管與襯底自然隔開，這樣就使得這樣就使得NPN晶體管的各極均可以根據(jù)需要進晶體管的各極均可以根據(jù)需要進行電路連接，增加了行電路連接，增加了NPN晶體管應用的靈活性。晶體管應用的靈活性。(b)(b)以以N N阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝 它的缺點是：它的缺點是：NPNNPN管的集電極串聯(lián)電阻還管的