完整word版,CMOS二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)

1、9課程設(shè)計(jì)報(bào)告CMOS二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)XXX集成電路設(shè)計(jì)與集成系統(tǒng)11151030042015 年1月17日指導(dǎo)教師:XXX國(guó)立華僑大學(xué)信息科學(xué)與工程學(xué)院:CMOS二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)1：電路結(jié)構(gòu)最基本的CMO二級(jí)密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如下圖，主要包括四部 分：第一級(jí)PMO輸入對(duì)管差分放大電路，第二級(jí)共源放大電路，偏置電路和相 位補(bǔ)償電路。VDDcd0M3L-I3J.3JRiJ偏暨確一織 GND2 :電路描述:輸入級(jí)放大電路由M1M組成。M1和 M2組成PMO差分輸入對(duì)管，差分輸入 與單端輸入相比可以有效抑制共模信號(hào)干擾； M3和M4為電流鏡有源負(fù)載；M5 為第一級(jí)放

2、大電路提供恒定偏置電流。輸出級(jí)放大電路由M6和M7組成，M6為共源放大器，M7為其提供恒定偏置 電流同時(shí)作為第二級(jí)輸出負(fù)載。偏置電路由M8M1賃口 Rb組成，這是一個(gè)共源共柵電流源，M8和M9寬長(zhǎng)比 相同。M12和M13相比，源級(jí)加入了電阻 Rb,組成微電流源，產(chǎn)生電流lb。對(duì) 稱的M11和M12構(gòu)成共源共柵結(jié)構(gòu)，減少了溝道長(zhǎng)度調(diào)制效應(yīng)造成的電流誤差。 在提供偏置電流的同時(shí)，還為 M14柵極提供偏置電壓。相位補(bǔ)償電路由M14和Cc組成，M14工作在線性區(qū)，可等效為一個(gè)電阻, 與電容Cc一起跨接在第二級(jí)輸入輸出之間，構(gòu)成 RC密勒補(bǔ)償。3:兩級(jí)運(yùn)放主體電路設(shè)計(jì)暫時(shí)不耆慮調(diào)電B M14-繪出電珞的

3、等次揆型.如圖2.3所示CcR1II CI=V,2 (Gni2Vi2R2 C2=Vo00囲22等雄電路模型由于第一級(jí)差分輸入對(duì)管 M1與M2相同，有G訕=訕二g毗R1表示第一級(jí)輸出電阻，其值為則第一級(jí)的電壓增益A 二 Gg尺二4)對(duì)第二級(jí)，有2/a -a - fsBf 2 _ SAnG _GSTH第二級(jí)的電壓增益A =-&二-gniMs G)故總的直流開(kāi)環(huán)電壓增益為缶A_g勰仏 ：4)億)將% 5魚(yú)咼作 Vgst 有g(shù)十佬廠嶺2#GST而電阻。由下式?jīng)Q定1匚= / 八5s所以2/妙1I12也f臨岡2I幾JdSZ 幾丿陽(yáng)4人二一21 1 II/J /?DW6 WDS?丿GS72GST6 I/p

4、+ A )上式申何包仝工藝參歐人中HL計(jì)辰軟Vcsn曲于A是工藝皓定，岡irz電路的直涯H雖儀 取決干過(guò)鑒電壓.4:偏置電路設(shè)計(jì)偏置電路由M8M13構(gòu)成，其中包括兩個(gè)故意失配的晶體管 M12和M13電 阻RB串聯(lián)在M12的源極，它決定著偏置電流和gm12所以一般為片外電阻以 保證其精確穩(wěn)定。為了最大程度的降低 M12的溝道長(zhǎng)度調(diào)制效應(yīng)，采用了 Cascode連接的M10以及用與其匹配的二極管連接的 M11來(lái)提供M10的偏置電 壓。最后，由匹配的PMO器件M8和M9構(gòu)成的鏡像電流源將電流IB復(fù)制到M11 和M13同時(shí)也為M5和M7提供偏置。下面進(jìn)行具體計(jì)算。鏡像電流源 M8和M9使得M13的電流

5、與M12的電流 相等，都為IB，從而有W1 L1 （W 21而由電路可知5513 二 5512 + b 尺口聯(lián)立上式可以得到:整理得:可以看到，IB僅以電阻RB和M12,M13的尺寸有關(guān)，不受電源電壓的影響。二：計(jì)算參數(shù)對(duì)于MOS管寬長(zhǎng)比的設(shè)計(jì)，可以先選擇合適的過(guò)驅(qū)動(dòng)電壓，然后分配合理的電流，最后再計(jì)算寬長(zhǎng)比。通常先選擇過(guò)驅(qū)動(dòng)電壓為0.1V0.2V，如果是已知跨導(dǎo)，就可以計(jì)算其電流和寬長(zhǎng)比，如果是預(yù)先分配電流，也可以計(jì)算其跨導(dǎo)和 寬長(zhǎng)比。1 :選擇Cc的大小。與Cc相關(guān)的是單位增益帶寬、輸入積分噪聲、z1位置和 壓擺率。Cc增大大有幾個(gè)好處，增強(qiáng)極點(diǎn)分裂功能，降低輸入積分噪聲，降低 第二級(jí)功耗

6、，提高相位裕度，但缺點(diǎn)是降低了 GBW和壓擺率。而且Cc的選擇和 負(fù)載取值有關(guān)，所以我們盡量增大Cc,前提是滿足壓擺率指標(biāo)，然后增加gm1以 提高GBW在IDS1不變的前提下，gm1的提高可以通過(guò)降低 VDSAT1得到。本設(shè) 計(jì)中負(fù)載是3pF,考慮寄生電容存在，選取 Cc初值為1.8pF,在后面的步驟中 可以通過(guò)迭代調(diào)整Cc的值。2：相位補(bǔ)償，選取gm6= 3.2gm1。3：選擇過(guò)驅(qū)動(dòng)電壓，VDSAT1降低有助于提高共模輸入范圍,增大輸出擺幅，降 低輸入失調(diào)電壓，提高電壓增益，提高共模抑制比，提高負(fù)電源抑制比。另外， 在同等電流前提下，過(guò)驅(qū)動(dòng)越小，跨導(dǎo)越大。所以VDSAT1盡量取小比如0.1V

7、。4：分配電流。第一級(jí)電流增大有助于提高gm1,提高SRint，這里取IDS6= 4IDS1。取偏置電流 IDS8= 10 卩 A, k1 = 12，k2= 24，即 IDS5= 120 卩 A, IDS7= 240 卩 A， 總電流為380卩A。5：計(jì)算 M1,2 寬長(zhǎng)比。已知 IDS仁 60 卩 A，VDSAT 豐 0.1V，得到(W/L)1 = 347.8。 當(dāng)口 = 2時(shí)，W1L 64.4卩m2由此得到L10.43卩由于要加上2LD即0.4 卩m的擴(kuò)散長(zhǎng)度，預(yù)先取 L1 = 0.8卩m 得到 W1為140卩m 因此得到(W/L)1,2=140卩m/0.8卩m要注意的是，W1L1乘積不能

8、太大，否則3點(diǎn)寄生電容會(huì)很 大。6：計(jì)算M3,4、M6 M5和M7的寬長(zhǎng)比。由于a= 2,取L3,4 = 2L1即為1.2卩m為保證小的失調(diào)，取 L6= L3,4 = 1.2卩m (在Level 1 模型中反映不出)。 對(duì)于L5和L7,為保證小寄生電容取最小長(zhǎng)度 0.4卩m即可，因此得到L5,7 = 0.8 卩 m 由于 gm6= 3.2gm1, IDS6= 4IDS1,得到 VDSAT&0.125V，進(jìn)而得到 W& 240卩m再由k1和k2得W3,4= 60卩m M5和M7是偏置管，為保證小的寄生 電容，取過(guò)驅(qū)動(dòng)為0.4V。IDS5= 120卩A,得到 WQ 18卩m 因此有 W7= k2/

9、k1 X W7= 36 卩 m 從而得到(W/L)3,4 = 10/1.2 , (W/L)6 = 240/1.2 , (W/L)5 = 18/0.8 , (W/L)7 = 36/0.8。7：計(jì)算M8,9、M10,11、M12 M13的寬長(zhǎng)比和RB的阻值。要滿足式(2.39), 同時(shí)取(W/L)12 = 4(W/L)13。IDS13= 10 卩 A,由式(2.44)和 VDSAT1& VDSAT1F 0.125V 得 R吐 6.25k。取 L13 = L6 = 1.2 卩 m 得(W/L)13 = (W/L)6/k2=10 卩 m/1.2 卩 rn 也得到(W/L)12 = 40 卩 m/1.2

10、 卩 m 取(W/L)10 = (W/L)11 = (W/L)13 =10 卩 m/1.2 卩 m 取 L8,9 = L7 = 0.8 卩 m 得(W/L)8,9 = 1/k2*(W/L)7 = 1.5 卩 m/0.8 卩 mb8：計(jì)算M14的寬長(zhǎng)比。由式取這個(gè)比例為 3.7，得到(W/L)14 = 65卩m/1.2卩最終得到的器件參數(shù)如下M9 1.5/0.8M10 10/1.2M11 10/1.2M12 40/1.2M13 10/1.2M14 65/1.2Cc 1.8 pFRB 6.25 k QM1 140/0.8M2 140/0.8M3 60/1.2M4 60/1.2M5 18/0.8M6

11、 240/1.2M7 36/0.8M8 1.5/0.8注意這里有幾個(gè)關(guān)系式要保證嚴(yán)格成立，即式(2.39)和式(3.7) b至此，完成了電路中各器件參數(shù)的手工計(jì)算。:設(shè)計(jì)運(yùn)放的性能指標(biāo)。運(yùn)放性能指標(biāo):性能 小信號(hào)低頻電壓增益（DC Gain ）單位增益帶寬（Unit-Gain Bandwidth 相位裕度 （Phase Margin ） 轉(zhuǎn)換速率(Slew Rate)建立時(shí)間 1%（ Settling Time ）共模抑制比（Com mon Mode RejectionRatio)電源電壓(Power Supply )輸入共模范圍(Inp ut Com mon ModeRan ge)電壓輸出范

12、圍(Out put Range )負(fù)載電容 (Load Capacitanee ) 功耗(Power Consumption ) 電源電壓抑制比 (Power Supply Rejection單位dBMHz度nsdBpFmWdB數(shù)值83.75946130.55285.50.11.90.02-1.950.64012Range)運(yùn)放性能指標(biāo)解釋：（1）小信號(hào)低頻電壓增益：運(yùn)放在小信號(hào)低頻輸入信號(hào)狀態(tài)下的電壓放大倍數(shù)。（2） 單位增益帶寬：運(yùn)放在開(kāi)環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為0 dB時(shí)的頻率范圍。（3） 相位裕度：運(yùn)放在開(kāi)環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為 0 dB時(shí)所對(duì)應(yīng)的相位和180 度的差值。（4）轉(zhuǎn)換速率：運(yùn)

13、放在開(kāi)環(huán)狀態(tài)，輸入信號(hào)為大信號(hào)激勵(lì)條件下，運(yùn)放由非線 性進(jìn)入線性所需要的時(shí)間。（5）建立時(shí)間 （1% :運(yùn)放在開(kāi)環(huán)狀態(tài)下，輸入信號(hào)為大信號(hào)激勵(lì)，運(yùn)放由進(jìn) 入線性的開(kāi)始點(diǎn)到輸出穩(wěn)定到穩(wěn)定值的（1%范圍內(nèi)所需要的時(shí)間。（6）共模抑制比：運(yùn)放在開(kāi)環(huán)狀態(tài)下，對(duì)共模信號(hào)或共模噪聲的抑制能力，其 表達(dá)式為CMRR 20logAAcdB(7) 電源電壓：提供給運(yùn)放的工作電壓。(8) 輸入共模范圍：運(yùn)放在開(kāi)環(huán)狀態(tài)下允許的輸入共模電壓范圍。(9) 輸出范圍：運(yùn)放在開(kāi)環(huán)狀態(tài)下，輸出電壓能夠達(dá)到的最大范圍。(10) 負(fù)載電容：運(yùn)放在開(kāi)環(huán)狀態(tài)下， 所能帶動(dòng)的最大電容負(fù)載。(11) 功耗：運(yùn)放在開(kāi)環(huán)狀態(tài)下允許消耗的最大

14、靜態(tài)功耗。(12) 電源電壓抑制比：運(yùn)放在開(kāi)環(huán)狀態(tài)下對(duì)電源電壓波動(dòng)或電源電壓噪聲的抑 制能力。四：運(yùn)算放大器的仿真結(jié)果與分析本次二級(jí)運(yùn)算放大器的設(shè)計(jì)采用華潤(rùn)上華.18工藝，電壓采用2V。頂層文件電路圖M iiIirnMl PDY護(hù)廣*=- ! J h n毘疋Ti T_ IPT1Es2v|( = -,-J 3E 廠wtTH I二-bln打I 【；P*noa2 VO? I rrVDC l= lu lie 滬 l:：【*1pmog2M VPD節(jié)屮PrflMS P_ -=臣心此. 重 BVDO 一 l= -j UT. 5 M 1 ml*u、- 蘭NO Uf fnrmsJf nrilTnmnsi沖 JL

15、 詛|叮nar retryI K恬呼匚片 f j=:-( Ti! 戸11口3出 1 rwlfls十_-flCWoC? wctu-jc- I_i-fu i.i ,1 Hu I i肛唄岀g m E：milV-I ,p mos 丄 V pdIdMVIN卜fllw 垃 f riwU 1n1.l3nn. J|* It. i,.w 曲TT IIInfliH獅,rr-fllLS*.2訂3 t-m - *- -MIPI f hr*Ztrrrt*.A, 尺冏 nneg E工U - - 4_hm 300-40.0:_l-!：_iD; phg尋1)100L00p300_1M跖faq(缶)了2M -4陽(yáng)閃占IT外 d

16、ultci:(7冴-m酊 lj 6EW -1 何057)/ slope： -150.35&U從圖可知，該運(yùn)放相位裕度為：-119+180=61度。2:運(yùn)放的轉(zhuǎn)換速率分析（SR）運(yùn)放的轉(zhuǎn)換速率是分析運(yùn)放在大信號(hào)作用下的反應(yīng)速度。 仿真運(yùn)放的轉(zhuǎn)換速 率可將運(yùn)放的輸出端和反相輸入端相連構(gòu)成單位增益結(jié)構(gòu)。運(yùn)放的同相輸入端輸 入0V到2V的階躍信號(hào)，利用仿真軟件對(duì)該電路做瞬態(tài)分析得到的輸出波形。測(cè)試電路圖：仿真圖:ModLfcinzhenshematic : Jan 2D 03:037 2 201 =T口ngient Response2忌 1: WC7gb)k0500nn乩0 B10血品國(guó)小乜 MTT帕

17、PT： 5C也nryfFselee M：2.40U23加E. awvCr0sjsHaiirMenuECB從仿真波形得到：在輸出上升曲線的10唏口 90%處，其電壓分別為0.20254V和1.80029V;時(shí)間分別為2.00613US和2.0586us。運(yùn)放的轉(zhuǎn)換速率 SR=(1.80029V-0.20254V ) / ( 2.0586us 2.00613us) =30.47V/ 卩 s。3:運(yùn)放的共模抑制比分析(CMRR運(yùn)放的共模抑制比是測(cè)試運(yùn)放對(duì)共模信號(hào)的抑制能力。 仿真方法是在運(yùn)放的 開(kāi)環(huán)狀態(tài)下，在運(yùn)放的同相和反相輸入端同時(shí)加入一個(gè)幅度為 1V的交流小信號(hào) 源，對(duì)電路進(jìn)行交流小信號(hào)分析。1

18、7測(cè)試電路圖:-L _尸m仿真圖:pd-J_r2ri-_jhc n 林心匚tug匚h：RP hcmalk- ; Jon 26 06:25;1S 20AC Respons：0.0-10一 20CLP-50-40-501： dBMWF（%毗5）fMnmHR:rQ5sHairMenmHe：從仿真結(jié)果可得，運(yùn)放的低頻共模電壓增益為-1.73103dB。因?yàn)檫\(yùn)放的共模抑制 比（dB單位）等于其差模電壓增益（dB）減去共模電壓增益（dB）,差模電壓增 益是83.7589dB,所以運(yùn)放的共模抑制比近似為：83.7589dB-（-1.73103dB）=85.4899dB。4:運(yùn)放的電源電壓抑制比分析（ PSR

19、R仿真運(yùn)放1V的直2V的運(yùn)放供電電源串聯(lián)一個(gè)1V的交流小信號(hào)源。運(yùn)放的電源電壓抑制比是測(cè)試運(yùn)放的抗電源電壓波動(dòng)或噪聲能力。 的電源抑制比的方法：將運(yùn)放接成單位增益結(jié)構(gòu)，運(yùn)放的正輸入端設(shè)置 流電壓，在測(cè)試電路:仿真圖:通過(guò)交流小信號(hào)分析得到運(yùn)放的電源抑制比特性曲線如圖，所以運(yùn)放的電 源抑制比為-11.34dB。5:運(yùn)放的靜態(tài)功耗運(yùn)放的靜態(tài)功耗是指當(dāng)運(yùn)放在輸入平衡狀態(tài)下電路消耗的總電流和總電壓 的乘積。在電源電壓2V,運(yùn)放的兩輸入端輸入共模電壓1V時(shí)，運(yùn)放各支路的靜 態(tài)電流之和為0.320mA則運(yùn)放的靜態(tài)功耗為0.640 mW6:運(yùn)放的共模輸入范圍運(yùn)放的共模輸入范圍是運(yùn)放的輸入輸出跟隨特性。運(yùn)放的電源為2V，運(yùn)放的反相端和輸出相連，構(gòu)成緩沖器；同相端加直流掃描從0到2V。測(cè)試電路:仿真圖:11 delf-i寧 h 站 twostci0TA Vin sc hern otic : Jan 25 23:04:27 2011DC Responso2.00.0b5L0590m=:/nets 0: /netl 1”50de ( V )A;