SDRAM內(nèi)存基礎(chǔ)知識_圖文

1、入門手冊 SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊目錄引言3-4DRAM發(fā)展趨勢3DRAM4-6SDRAM6-9DDR SDRAM6DDR2 SDRAM7DDR3 SDRAM8DDR4 SDRAM9GDDR 和LPDDR9DIMMs9-13DIMM 物理尺寸9DIMM 數(shù)據(jù)寬度9DIMM 排列10DIMM 內(nèi)存尺寸和速度10DIMM 結(jié)構(gòu)10串行位置檢測12內(nèi)存系統(tǒng)設(shè)計13-15設(shè)計仿真13設(shè)計檢驗13檢驗策略13SDRAM檢驗14詞匯表16-19SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊引言DRAM (動態(tài)隨機訪問存儲器對設(shè)計人員特

2、別具有吸引力，因為它提供了廣泛的性能，用于各種計算機和嵌入式系統(tǒng)的存儲系統(tǒng)設(shè)計中。本DRAM 內(nèi)存入門手冊概括介紹了DRAM DRAM 可能的未來發(fā)DRAM 發(fā)展趨勢人們一直希望計算機內(nèi)存變得容量更大、速度更快、功率更低、物理尺寸更小。這些需求正推動著DRAM 技術(shù)不斷發(fā)展。在過去幾年中，多次技術(shù)增強已經(jīng)推進了主流DRAM 的發(fā)展，如和計算機內(nèi)存在DIMM實現(xiàn)方案已經(jīng)從非寄存DIMM擴展到包括多個寄存DIMM 和FB-DIMM (全面緩沖的DIMMs。并不是只有計算機內(nèi)存才有容量更大、速度更快、功率更低、物理尺寸更小的需求。DRAM。但是，內(nèi)存系統(tǒng)在計算機中的實現(xiàn)方式不同于嵌入式系統(tǒng)。一般來說

3、，計算機內(nèi)存安裝在可插拔DIMM 上，DIMM在組裝過程中簡便地安裝在計算機中。計算機用戶可以在購買計算機之后，通過增加或更換DIMM來升級計算機內(nèi)存。結(jié)果，計算機中使用的內(nèi)存要求高度兼容當(dāng)前和未來計算機及與DIMM一起使用的當(dāng)前和未來內(nèi)存。兼容能力的主要方面有兩個。第一，制器中心；商的內(nèi)存時，開放的內(nèi)存標(biāo)準(zhǔn)有助于保證內(nèi)存兼容能力。而嵌入式系統(tǒng)一般使用固定的內(nèi)存配置，因此用戶在購買產(chǎn)品后不能改變內(nèi)存系統(tǒng)。嵌入式系統(tǒng)制造商可以全面控制嵌入式系統(tǒng)中使用哪些特定制造商的內(nèi)存。通常會使用一家內(nèi)存制造商的一種特定內(nèi)存，來優(yōu)化嵌入式系統(tǒng)的性能和成本。結(jié)果，在嵌入式系統(tǒng)中實現(xiàn)高級多廠商內(nèi)存互操作能力不象在計

4、算機系統(tǒng)中那樣重要。子器件工程設(shè)計委員會一直為內(nèi)存行業(yè)提供幫助。其成員包括內(nèi)存制造商、計算機制造商、測試制造商等等。開放的JEDEC 標(biāo)準(zhǔn)規(guī)定了制造商在實現(xiàn)內(nèi)存產(chǎn)品時必需遵守的規(guī)范，以便能夠與其它制造商的內(nèi)存和計算機內(nèi)存控制器中心互操作。這些標(biāo)準(zhǔn)涵蓋了物理特點、DIMM電路板布局、電信號、寄存器定義、功能操作、內(nèi)存協(xié)議等。檢驗和測試內(nèi)存是否符合JEDEC 規(guī)范是保證內(nèi)存與其它制造商產(chǎn)品一起可靠運行及互操作的關(guān)鍵步驟。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊新的DRAM 設(shè)計將滿足容量更大、速度更快、功率更低和物理尺寸更小的計算機和嵌入式系統(tǒng)內(nèi)存要求。結(jié)果，發(fā)生了下面的DRAM 變化：

5、內(nèi)存容量的提高，內(nèi)存條數(shù)量提高，突發(fā)長度提高，供電電壓下降，邏輯電電路板密度提高等等。這些發(fā)檢驗和調(diào)試自己的內(nèi)存系統(tǒng)。由于內(nèi)存時鐘速率提高及邏輯電壓擺幅下降，信號完整性更多地成為可靠運行內(nèi)存的問題。結(jié)果，發(fā)展趨勢是新的DRAM 功能出現(xiàn)，以重點改善內(nèi)存系統(tǒng)的信號完整性。這些功能包括動態(tài)控制的ODT (片內(nèi)模具上端接, OCD (芯片外驅(qū)動器校準(zhǔn)及帶AMB(高級內(nèi)存緩沖器的全面緩沖的DIMM。DRAM的內(nèi)存DRAM 單元使用一個電容器及一個或三個FET(場效應(yīng)晶體管制成。典型的SRAM (靜態(tài)隨機訪問內(nèi)存內(nèi)存單元采取六個圖1. DRAMs內(nèi)存單元分成由行和列組成的兩維陣列。列行(頁刷新各行行是高

6、地址位列是低地址位先選擇行，然后再選擇列FET 器件，降低了相同尺寸時每個IC 的內(nèi)存單元數(shù)量。與DRAM 相比，SRAMDRAM核心結(jié)構(gòu)由多個內(nèi)存單元組成，這些內(nèi)存單元分成由行和列組成的兩維陣列(參見圖1。訪問內(nèi)存單元然后在選定行中尋找特定列的地址。換句話說，先在DRAM IC內(nèi)部讀取整個行，然后列地址選擇DRAM IC I/O(輸入/輸出針腳也就是說，在讀操作中會破壞內(nèi)存單元行中的數(shù)據(jù)。因此，必需在該行上的讀或?qū)懖僮鹘Y(jié)束時，對計算機內(nèi)存訪問進行分析后表明，內(nèi)存訪問中最常用的類型是讀取順序的內(nèi)存地址。這是合理的，因為讀取計算機指令一般要比數(shù)據(jù)讀取或?qū)懭敫映Ｓ?。此外，大多?shù)指令讀取在內(nèi)存中順

7、序進行，直到發(fā)生到指令分支或跳到子例程。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊圖2. DRAM 刷新實現(xiàn)方案包括分布式刷新和突發(fā)刷新。分布式刷新突發(fā)刷新時間每個脈沖代表一個刷新周期完成所有行刷新要求的時間DRAM的一個行稱為內(nèi)存頁面，一旦打開行，您可以訪這提高了內(nèi)存訪問速度，降低了內(nèi)存時延，因為在訪問同一個內(nèi)存頁面中的內(nèi)存單元時，其不必把行地址重新發(fā)送給DRAM。結(jié)果，行地址是計算機的高階地址位，列地址是低階地地址和列地址復(fù)用到相同的DRAM 針腳上，以降低封裝針腳數(shù)量、成本和尺寸。一般來說，行地址尺寸要大于列地址，因為使用的功率與列數(shù)有關(guān)。早期的RAM擁有控制信號，如RAS# (

8、行地址選擇低有效和CAS# (列地址選擇低有效，選擇執(zhí)行的行和列尋址操作。其它用來選擇DRAM的CS#涵蓋了早期的DRAM 讀取周期有四個步驟。第一步，RAS#與地址總線上的行地址變低。第二步，CAS#與地址總線上的列地址變低。第三步，OE#變低，讀取數(shù)據(jù)出現(xiàn)在DQ 數(shù)據(jù)針腳上。在DQ 針腳上提供數(shù)據(jù)時，從第一步第三步的時間稱為時延。最后一步是RAS#, CAS#和OE#變高(不活動，等待內(nèi)部預(yù)充電操作在破壞性讀取后完成行數(shù)據(jù)的恢復(fù)工作。從第一步開始到最后一步結(jié)束的時間是內(nèi)存周期時間。上述信號的信號定時與邊沿順序有關(guān)，是異步的。DRAM 內(nèi)存單元必需刷新，避免丟失數(shù)據(jù)內(nèi)容。這要求丟失電荷前刷新

9、電容器。刷新內(nèi)存由內(nèi)存控制器負責(zé)，刷新時間指標(biāo)因不同DRAM內(nèi)存而不同。行地址進行僅RAS#結(jié)束時，進行預(yù)充電操作，恢復(fù)僅RAS#循環(huán)中尋址的行數(shù)據(jù)。一般來說，內(nèi)存控制器有一個行計數(shù)器，其順序生成僅RAS#刷新周期所需的所有行地址。刷新策略有兩個(參見圖SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊早期的DRAM 演進及實現(xiàn)了DRAM IC上的刷新計數(shù)器，處理順序生成的行地址。在DRAM IC內(nèi)部，刷新 控制著內(nèi)存陣列行地址。另一個這個內(nèi)部刷新計數(shù)器不需要內(nèi)存控制器中的外部刷新計數(shù)器電路。部分DRAM 在RAS#周期前支持一個CAS#，以使用內(nèi)部生成的行地址發(fā)起刷新周期。SDRAM在接口到

10、同步處理器時，DRAM的異步操作帶來了許多設(shè)計挑戰(zhàn)。SDRAM (同步DRAM是為把DRAM操作同步到計算機系統(tǒng)其余部分，而不需要根據(jù)CE# (芯片啟動活動低、RAS#、CAS#和WE#邊沿轉(zhuǎn)換順序定義所有內(nèi)存操作模式而設(shè)計的。SDRAM增加了時鐘信號和內(nèi)存命令的概念。內(nèi)存命令的類型取決于SDRAM 時鐘上升沿上的CE#, RAS#,CAS#和WE#信號狀態(tài)。產(chǎn)品資料根據(jù)CE#, RAS#,CAS#和WE#信號狀態(tài)，以表格形式描述內(nèi)存命令。例如，Activate (激活命令向SDRAM發(fā)送一個行地址，打開內(nèi)存的一個行(頁面。然后是一個Deselect (反選命令序列，在對列地址發(fā)送Read 或

11、Write 命令前滿足定時要求。一旦使用Activate命令打開內(nèi)存的行(頁面，那么可以在內(nèi)存的該行(頁面上運行多個Read和Write命令。要求Precharge(預(yù)充電命令，關(guān)閉該行，然后才能打開另一行。DDR SDRAM通過提高時鐘速率、突發(fā)數(shù)據(jù)及每個時鐘周期傳送兩個數(shù)據(jù)位(參見表1，DDR (雙倍數(shù)據(jù)速率 SDRAM提高了內(nèi)存數(shù)據(jù)速率性能。DDR SDRAM在一條讀取命令或一條寫入命令中突發(fā)多個內(nèi)存位置。讀取內(nèi)存操作必需發(fā)送一條Activate 命令，后面跟著一條Read 命令。內(nèi)存在時延后以每個時鐘周期兩個內(nèi)存位置的數(shù)據(jù)速率應(yīng)答由兩個、四個或八個內(nèi)存位置組成的突發(fā)。因此，從兩個連續(xù)的

12、時鐘周期中讀取四個內(nèi)存位置，或把四個內(nèi)存位置寫入兩個連續(xù)的時鐘周期中。DDR SDRAM有多個內(nèi)存條，提供多個隔行掃描的內(nèi)存訪問，從而提高內(nèi)存帶寬。內(nèi)存條是一個內(nèi)存陣列，兩個內(nèi)存條是兩個內(nèi)存陣列，四個內(nèi)存條是四個內(nèi)存陣列，依此類推(參見圖3。四個內(nèi)存條要求兩個位用于內(nèi)存條地址(BA0和BA1。例如，有四個內(nèi)存條的DDR SDRAM的工作方式如下。首先，Activate 命令在第一個內(nèi)存條中打開一行。第二個Activate命令在第二個內(nèi)存條中打開一行?，F(xiàn)在，可以把Read 或Write 命令的任意組合發(fā)送到打開行的第一個內(nèi)存條或第二個內(nèi)存條。在內(nèi)存條上的Read 和Write 操作結(jié)束時，Pre

13、charge命令關(guān)閉行，內(nèi)存條對Activate 命令準(zhǔn)備就緒，可以打開一個新行。表1. DDR SDRAM數(shù)據(jù)速率和時鐘速度。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊注意，DDR SDRAM要求的功率與打開行的內(nèi)存條數(shù)量有關(guān)。打開的行越多，要求的功率越高，行尺寸越大，要求的功率越高。因此，對低功率應(yīng)用，一次在每個內(nèi)存條中只應(yīng)打開一行，而不是一次打開行的多個內(nèi)存條。在內(nèi)存條地址位連接到內(nèi)存系統(tǒng)中的低階地址位時，支持隔行掃描連續(xù)內(nèi)存條中的連續(xù)內(nèi)存字。在內(nèi)存條地址位連接到內(nèi)存系統(tǒng)中的高階地址時，連續(xù)內(nèi)存字位于同一個內(nèi)存條中。圖3. DDR SDRAM中多個內(nèi)存條提高了訪問靈活性，改善了性

14、能。內(nèi)存條0列行(頁內(nèi)存條列行(頁內(nèi)存條1列行(頁內(nèi)存條3列行(頁DDR2 SDRAMDDR2 SDRAM較DDR SDRAM有多處改進。DDR2SDRAM時鐘速率更高，從而提高了內(nèi)存數(shù)據(jù)速率(參見表2。隨著時鐘速率提高，信號完整性對可靠運行內(nèi)存變得越來越重要。隨著時鐘速率提高，電路板上的信號軌跡變成傳輸線，在信號線末端進行合理的布局和端接變得更加重要。地址、時鐘和命令信號的端接相對簡明，因為這些信號是單向的，并端接在電路板上。數(shù)據(jù)信號和數(shù)據(jù)選通是雙向的。內(nèi)存控制器中心在寫入操作中驅(qū)動這些信號，DDR2 SDRAM在讀取操作中驅(qū)動這些信號。多個DDR2SDRAM 連接到同一個數(shù)據(jù)信號和數(shù)據(jù)選通

15、上，進一步提高了復(fù)雜度。多個DDR2 SDRAM可以位于內(nèi)存系統(tǒng)相同的DIMM上，也可以位于內(nèi)存系統(tǒng)不同的DIMM上。結(jié)果，數(shù)據(jù)和數(shù)據(jù)選通驅(qū)動器和接收機不斷變化，具體取決于讀取/寫入操作及訪問的是哪個DDR2 SDRAM。通過提供ODT (芯片內(nèi)端接，并提供ODT 信號，實現(xiàn)片內(nèi)端接，并能夠使用DDR2 SDRAM擴展模式寄存器對片內(nèi)端接值編程(75歐姆、150歐姆等等，DDR2SDRAM 改善了信號完整性。 表2. DDR2 SDRAM數(shù)據(jù)速率和時鐘速度。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊片內(nèi)端接大小和操作由內(nèi)存控制器中心控制，與DDR2SDRAM DIMM的位置及內(nèi)存操作類

16、型(讀取或?qū)懭胗嘘P(guān)。通過為數(shù)據(jù)有效窗口創(chuàng)建更大的眼圖，提高電壓余量、提高轉(zhuǎn)換速率、降低過沖、降低ISI (碼間干擾，ODT 操作改善了信號完整性。DDR2 SDRAM在1.8V 上操作，降低了內(nèi)存系統(tǒng)的功率，這一功率是DDR SDRAM的2.5V 功率的72%。在某些實現(xiàn)方案中，行中的列數(shù)已經(jīng)下降，在激活行進行讀取或?qū)懭霑r降低了功率。降低工作電壓的另一個優(yōu)勢是降低了邏輯電壓擺幅。在轉(zhuǎn)換速率相同時，電壓擺幅下降會提高邏輯轉(zhuǎn)換速度，支持更快的時鐘速率。此外，數(shù)據(jù)選通可以編程為差分信號。使用差分數(shù)據(jù)選通信號降低了噪聲、串?dāng)_、動態(tài)功耗和EMI (電磁干擾，提高了噪聲余量。差分或單端數(shù)據(jù)選通操作配置有D

17、DR2 SDRAM擴展模式寄存器。DDR2 SDRAM引入的一種新功能是附加時延，它使得內(nèi)存控制器中心能夠在Activate命令后，更快地靈活發(fā)送Read 和Write 命令。這優(yōu)化了內(nèi)存吞吐量，通過使用DDR2 SDRAM擴展模式寄存器對附加時延編程來配置。DDR2 SDRAM使用八個內(nèi)存條，改善了1Gb和2GbDDR2 SDRAM的數(shù)據(jù)帶寬。通過隔行掃描不同的內(nèi)存條操作，八個內(nèi)存條提高了訪問大型內(nèi)存D D R 2SDRAM的靈活性。此外，對大型內(nèi)存，DDR2 SDRAM支持最多八個內(nèi)存條的突發(fā)長度。DDR2 SDRAM產(chǎn)品資料有100多頁，其主要功能是我們上面介紹的DDR2 SDRAM功能

18、。如需了解完整的功能及操作細節(jié)，請參閱DDR2 SDRAM產(chǎn)品資料。DDR3 SDRAMDDR3 SDRAM是一種性能演進版本，增強了SDRAM 技術(shù)，它從800 Mb/s開始，這是大多數(shù)DDR2 SDRAM支持的最高數(shù)據(jù)速率。DDR3 SDRAM支持六檔數(shù)據(jù)速率和時鐘速度(參見表3。DDR3-800/1066/1333SDRAM 于2007年投入使用，DDR3-1600/1866SDRAM 則預(yù)計在2008年投入使用，DDR3-2133SDRAM 則預(yù)計在2009投入使用。DDR3-1066 SDRAM的能耗低于DDR2-800 SDRAM，因為DDR3 SDRAM 的工作電壓是1.5 V，

19、是DDR2SDRAM 的83%，DDR2 SDRAM的工作電壓是1.8伏。此外，DDR3 SDRAM數(shù)據(jù)DQ驅(qū)動器的阻抗是34歐姆，DDR2 SDRAM的阻抗較低，是18歐姆。DDR3 SDRAM將從512 Mb內(nèi)存開始，將來將發(fā)展到8 Gb內(nèi)存。與DDR2 SDRAM一樣，DDR3 SDRAM數(shù)據(jù)輸出配置包括x4、x8和x16。DDR3 SDRAM有8個內(nèi)存條，DDR2 SDRAM則有4個或8個內(nèi)存條，具體視內(nèi)存大小而定。DDR2和DDR3 SDRAM都有4個模式寄存器。DDR2定義了前兩個模式寄存器，另兩個模式寄存器則預(yù)留給將來使用。DDR3使用全部4個模式寄存器。一個重要差異是DDR2模

20、式寄存器規(guī)定了讀出操作的CAS 時延，寫入時延則是1減去模式寄存器讀出時延設(shè)置。DDR3模式寄存器對CAS 讀出時延和寫入時延的設(shè)置是唯一的。DDR3 SDRAM使用8n預(yù)取架構(gòu)，在4個時鐘周期中傳送8個數(shù)據(jù)字。DDR2 SDRAM使用4n 預(yù)取架構(gòu)，在2個時鐘周期中傳送4個數(shù)據(jù)字。 SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊DDR3 SDRAM模式寄存器可以編程為支持飛行突變，這會把傳送8個數(shù)據(jù)字縮短到傳送4個數(shù)據(jù)字，這在讀出或?qū)懭朊钇陂g把地址行12設(shè)為低來實現(xiàn)。飛行突變在概念上與DDR2和DDR3 SDRAM中地址行10的讀出和寫入自動預(yù)充電功能類似。值得一提的另一個DDR3 S

21、DRAM屬性是差分的數(shù)據(jù)選通信號DQS，DDR2 SDRAM數(shù)據(jù)通信號則可以由模式寄存器編程為單端或差分。DDR3 SDRAM還有一個新引腳，這個引腳為活動低異步RESET#引腳，通過把SDRAM 置于已知狀態(tài)，而不管當(dāng)前狀態(tài)如何，改善系統(tǒng)穩(wěn)定性。DDR3 SDRAM使用的FBGA 封裝類型與DDR2 SDRAM相同。DDR3 DIMM為DIMM上的命令、時鐘和地址提供了端接。采用DDR2 DIMM的內(nèi)存系統(tǒng)端接主板上的命令、時鐘和地址。DIMM上的DDR3 DIMM端接支持飛行拓撲，SDRAM 上的每個命令、時鐘和地址引腳都連接到一條軌跡上，然后這條軌跡終結(jié)在DIMM的軌跡端。這改善了信號完

22、整性，其運行速度要快于DDR2 DIMM樹型結(jié)構(gòu)。飛行拓撲為內(nèi)存控制器引入了新的DDR3 SDRAM寫入電平功能，考慮了寫入過程中時鐘CK和數(shù)據(jù)選通信號DQS 之間的定時偏移。DDR3 DIMM 的主要不同于DDR2 DIMM，防止把錯誤的DIMM 插入主板中。DDR4 SDRAMDDR4 SDRAM已經(jīng)拉開帷幕，預(yù)計將在2012年發(fā)布。其目標(biāo)是在1.2V 或以下的電源上運行這些新存儲器芯片，同時實現(xiàn)每秒200萬以上的數(shù)據(jù)傳送速度。GDDR 和LPDDR其它DDR 變種，如GDDR (圖形DDR和LPDDR (低功率DDR，在業(yè)內(nèi)的地位也在不斷提高。GDDR是一種圖形卡專用存儲技術(shù)，目前規(guī)定的

23、變種有四個：GDDR2、GDDR3、GDDR4和GDDR5。GDDR的技術(shù)與傳統(tǒng)DDR SDRAM非常類似，但功率要求不同。其降低了功率要求，以簡化冷卻，提供更高性能的存儲器模塊。GDDR也是為更好地處理處理圖形要求設(shè)計的。LPDDR 采用166 MHz時鐘速率，在要求低功耗的便攜式消費電子中正越來越流行。LPDDR2改善了能源效率，其工作電壓最低1.2V，時鐘速度為100 -533 MHz。DIMMs雙列直插內(nèi)存模塊(DIMMs是計算機使用的插入式內(nèi)存模塊。DIMM 的物理尺寸、內(nèi)存數(shù)據(jù)寬度、排列、內(nèi)存尺寸、內(nèi)存速度和內(nèi)存結(jié)構(gòu)。JEDEC已經(jīng)規(guī)定了DIMM標(biāo)準(zhǔn)，并繼續(xù)工作，以規(guī)定基于新的內(nèi)存

24、類型和內(nèi)存結(jié)構(gòu)的新型DIMM。DIMM 物理尺寸臺式機、工作站和服務(wù)器中使用標(biāo)準(zhǔn)DIMM 尺寸。SO-DIMMs (小型DIMM是用于筆記本電腦和其它空間有限的實現(xiàn)方案中的小型DIMM。蝴蝶配置指的是與計算機主板平行的兩個SO-DIMM，其邊緣連接器依次相鄰。想象一下兩個邊緣連接器作為蝴蝶身體，SO-DIMM 作為展開的蝴蝶翅膀。迷你DIMMs (微型DIMMs比SO-DIMM 小，用于單板計算機中。VLP-DIMMs (超小型DIMM的高度較短，用于刀片服務(wù)器中。DIMM 數(shù)據(jù)寬度DIMM 數(shù)據(jù)寬度取決于ECC(糾錯碼支持。ECC 是用來檢測和校正錯誤的8個校驗位。標(biāo)準(zhǔn)DIMM 數(shù)據(jù)寬度在沒

25、有ECC 時為64位，在有8個ECC 位時為72位。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊 表4.基于DIMM上的排列中每個DIMM的內(nèi)存IC數(shù)(沒有ECC和每個內(nèi)存IC 的數(shù)據(jù)I/O數(shù)。DIMM 排列排列是DIMM 上完整的一組內(nèi)存設(shè)備，支持64個數(shù)據(jù)位或帶ECC時支持72個位。兩個排列是DIMM 上兩組內(nèi)存設(shè)備。四個排隊是DIMM上四組內(nèi)存設(shè)備。表4顯示了沒有ECC時支持64位數(shù)據(jù)寬度的DIMM上有多少個內(nèi)存IC。在某個點上， DIMM兩側(cè)沒有為所有內(nèi)存IC提供足夠的空間。為解決這個問題，內(nèi)存IC 在頂部相互堆疊。DIMM 內(nèi)存尺寸和速度DIMM 內(nèi)存尺寸取決于使用的內(nèi)存IC

26、尺寸和DIMM 配置。512Mb (兆位內(nèi)存IC可以設(shè)計成不同的配置(參見表5。DIMM 速度取決于DIMM 上使用的DDR、DDR2和DDR3 SDRAM支持的時鐘速度。DIMM 結(jié)構(gòu)DIMM 主要結(jié)構(gòu)有三個：UDIMMs, RDIMMs和FB-DIMMs。每個DIMM 結(jié)構(gòu)都有自己的優(yōu)點和局限性。UDIMM 是非寄存DIMM。UDIMM不緩沖DIMM 上的DDR、DDR2和DDR3 SDRAM信號(參見圖4。UDIMM 是第一個DIMM 實現(xiàn)方案。對單或雙DIMM 內(nèi)存系統(tǒng)，UDIMM 的速度最快，成本最低。內(nèi)存控制器中心直接控制所有DRAM信號。UDIMM上沒有緩沖器或寄存器，會延遲內(nèi)控

27、制器中心和SDRAM之間的信號。內(nèi)存控制器中心內(nèi)存通道上擁有的UDIMM數(shù)量受到信號完整性限制。下述因素會降低信號完整性：提高內(nèi)存時鐘速度，提高走線長度，提高內(nèi)存通道上UDIMM 數(shù)量，提高UDIMM上的排列數(shù)量。內(nèi)存控制器中心查看每個連接器、每條軌跡、每條軌跡分支和每個SDRAM 針腳。樹枝結(jié)構(gòu)的阻抗問題限制著內(nèi)存通道可以可靠運行的時鐘頻率和UDIMM 數(shù)量。圖4. UDIMM 在DIMM 上沒有緩沖DRAM 信號。表5. 不同的512Mb (兆位內(nèi)存IC 配置實例。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊采用單獨內(nèi)存通道的內(nèi)存控制器為提高內(nèi)存系統(tǒng)中的UDIMM 數(shù)量提供了一條途徑

28、。兩條單獨的內(nèi)存通道可以支持兩個高速UDIMM，每條內(nèi)存通道一個UDIMM。RDIMM 是寄存雙列直插內(nèi)存模塊。RDIMM通過緩沖RDIMM上的RDIMM SDRAM時鐘、命令信號和地址信號，減少樹枝結(jié)構(gòu)問題(參見圖5。時鐘信號使用鎖相環(huán)(PLL緩沖，命令信號和地址信號使用寄存器鎖存裝置緩沖。典型的寄存DIMM 使用一個PLL IC及兩個帶寄存器的IC 實現(xiàn)。內(nèi)存控制器中心時鐘、命令信號和地址信號查看主板軌跡、DIMM連接器、RDIMM寄存器和RDIMM PLL的阻抗。這降低了樹枝結(jié)構(gòu)，可以在圖5. RDIMM 緩沖DIMM 上的DRAM 時鐘、命令信號和地址信號。命令和地址寄存器命令和地址寄

29、存器命令和地址寄存器命令和地址寄存器點到點通道架構(gòu)高級內(nèi)存緩沖器高級內(nèi)存緩沖器高級內(nèi)存緩沖器高級內(nèi)存緩沖器圖6. FB-DIMM 緩沖FB-DIMM 上的DDR2 SDRAM信號。內(nèi)存通道上使用更多的RDIMM，提高了速度。對雙向DQ數(shù)據(jù)線和DQS數(shù)據(jù)選通線，其沒有緩沖或降低信號負荷的優(yōu)勢。此外，RDIMM內(nèi)存接入時間比UDIMM慢一個時鐘周期，因為要求一個時鐘周期，把命令和地址信號鎖存到RDIMM 上的寄存器中。FB-DIMM是全面緩沖的DIMM。FB-DIMM使用DDR2SDRAM，F(xiàn)B-DIMM2使用DDR3 SDRAM。所有DDR2SDRAMs和DDR3 SDRAMs信號都在FB-DI

30、MM和FB-DIMM2中帶有AMB(高級內(nèi)存緩沖器的IC 上從內(nèi)存系統(tǒng)中緩沖(參見圖6。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊 表8. 計算機BIOS 使用串行位置檢測(SPD接口讀取DIMM 配置。JEDEC標(biāo)準(zhǔn)規(guī)定了SPD 數(shù)據(jù)。串行位置檢測所有計算機DIMM 上都有串行位置檢測(SPD功能，用來在計算機開機過程中為計算機BIOS提供DIMM內(nèi)存配置信息，如內(nèi)存尺寸、速度、時延、定時、制造商等等(參見表8。在開機時，BIOS (基本輸入輸出軟件使用SPD 功能讀取每個DIMM 的配置信息。然后使用這些信息配置內(nèi)存控制器中心及每個UDIMM 和RDIMM 上的DRAM 模式和擴展

31、模式寄存器。JEDEC 標(biāo)準(zhǔn)規(guī)定了SPD 功能。對UDIMMs 和RDIMMs，SPD功能在小型非易失內(nèi)存IC中實現(xiàn)，它帶有低速I 2C接口，位于每個DIMM 上。主板有一個I 2C 接口，對每個DIMM 插槽有一個唯一的地址 (0 - 7。在開機時，會使用I 2C 接口校驗每個DIMM 插槽。如果存在DIMM，那么BIOS 將讀取SPD 值。對FB-DIMMs，SPD功能在AMB 中實現(xiàn)，AMB有I 2C 接口。FB-DIMM I2C接口稱為SMbus (系統(tǒng)管理總線。Smbus 用來在每個FB-DIMM 中配置AMB。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊內(nèi)存系統(tǒng)設(shè)計產(chǎn)品設(shè)計的

32、前幾步是產(chǎn)品要求、產(chǎn)品結(jié)構(gòu)設(shè)計和子系統(tǒng)設(shè)計。子系統(tǒng)設(shè)計之一是內(nèi)存系統(tǒng)。內(nèi)存系統(tǒng)設(shè)計取決于內(nèi)存尺寸、速度、功率、現(xiàn)有標(biāo)準(zhǔn)、新的正在發(fā)展的標(biāo)準(zhǔn)、重用現(xiàn)有設(shè)計及其它要求。計算機芯片組制造商對計算機內(nèi)存系統(tǒng)設(shè)計有著很大影響。某些計算機芯片組制造商有自己的測試程序、檢驗流程和產(chǎn)品測試講習(xí)班。一般來說，這些計算機芯片組制造商的網(wǎng)站上會列明通過其兼容能力測試的內(nèi)存產(chǎn)品。設(shè)計仿真內(nèi)存系統(tǒng)設(shè)計的一個關(guān)鍵部分是設(shè)計仿真。對內(nèi)存系統(tǒng)全面進行模擬的重要性不可低估。經(jīng)驗表明，電阻器值只是變化幾歐姆，就可能會給內(nèi)存系統(tǒng)的可靠運行帶來明顯影響。內(nèi)存系統(tǒng)設(shè)計仿真應(yīng)包括連接到原型內(nèi)存系統(tǒng)時任何儀器導(dǎo)致的探測負荷的影響。如果原型

33、由于探頭負荷而停止運行，檢驗和調(diào)試流程將非常困難。此外，模擬應(yīng)使用儀器探頭負荷，分析探頭測試點上的信號。數(shù)據(jù)有效窗口將沿著從內(nèi)存控制器中心驅(qū)動器到SDRAM針腳的信號軌跡變化。探測點應(yīng)盡可能靠近接收端針腳，以便儀器能夠顯示接收端查看的信號。有時這是不可能的，要使用內(nèi)插器、測試適配器電路板和其它專用探測夾具和輔助裝置，檢索很難得到的信號。信號模擬中也應(yīng)包括這些探測輔助裝置，以了解其對SDRAM 信號及信號測量的影響。設(shè)計檢驗在設(shè)計中使用新的DRAM功能要求使用新的設(shè)計方法和技術(shù)，包括設(shè)計仿真新技術(shù)及新的BIOS 操作。結(jié)果，DRAM設(shè)計實現(xiàn)方案要求全面檢驗和測試，包括電路板構(gòu)建到軟件操作，以保證

34、內(nèi)存可靠運行。如果內(nèi)存系統(tǒng)由于設(shè)計實現(xiàn)方案沒有全面檢驗而發(fā)生罕見隨機錯誤，那么產(chǎn)品可靠性會下降。此外，客戶可能要求產(chǎn)品滿足JEDEC 或其它制造商規(guī)定的各種一致性測試要求。檢驗策略擁有一個策略，迅速高效地調(diào)試任何設(shè)計實現(xiàn)方案中的設(shè)計問題非常重要。加快產(chǎn)品開發(fā)周期要求在設(shè)計中提前規(guī)劃檢驗/調(diào)試。規(guī)劃中應(yīng)確定下述要求： 哪些是新的設(shè)計單元？哪些是重用的設(shè)計單元； 在過去的設(shè)計基礎(chǔ)上要避免哪些單元？要改變哪些單元？需要什么等級的檢驗和測試？測試是否要求專用操作模式或信號碼型？需要哪些專用設(shè)計功能？(如探測點或測試夾具 模擬分析是否已經(jīng)考慮了探測和原型？是否需要信號源？是否需要專用軟件對硬件執(zhí)行測試？

35、 需要哪些環(huán)境測試？(如溫度, 濕度等需要查看哪些電路操作信息、以進行調(diào)試？要求哪些法規(guī)標(biāo)準(zhǔn)測試？是否使用檢驗/調(diào)試測試點，測試在制產(chǎn)品？是否使用檢驗/調(diào)試測試點維修使用中的產(chǎn)品？怎樣管理目前不知道的項目中的風(fēng)險？SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊表9. 檢驗任務(wù)和相關(guān)測試設(shè)備 例如，某些檢驗策略包括構(gòu)建一個檢驗原型，其中有大量的探測測試點，檢驗帶有新型ASIC/FPGA的新系統(tǒng)結(jié)構(gòu)。檢驗原型最好以全速運行，以檢驗快速操作和性能。復(fù)雜的設(shè)計要求更加全面地查看實時操作，以迅速確定問題。一旦檢驗原型正確運行并完成檢驗，可以用更少的測試點實現(xiàn)最終原型。SDRAM 檢驗DRAM檢驗和測

36、試技術(shù)依賴設(shè)計項目。DRAM設(shè)計接地到下述類型中：計算機內(nèi)存控制器中心IC, 內(nèi)存IC, AMB ICs, DIMMs, 計算機主板和嵌入式系統(tǒng)。每個產(chǎn)品都要求不同的檢驗策略、不同的檢驗測試和不同的測試設(shè)備。例如，內(nèi)存IC 設(shè)計人員將不會檢驗電路板結(jié)構(gòu)，而DIMM 設(shè)計人員則要檢驗DIMM 電路板結(jié)構(gòu)。由于處理特定處理器的要求及獨特的嵌入式系統(tǒng)輸入/輸出配置，內(nèi)存控制器一般是由嵌入式系統(tǒng)設(shè)計人員設(shè)計的。結(jié)果，設(shè)計工作的明顯組成部分是設(shè)計內(nèi)存控制器及設(shè)計內(nèi)存控制器和內(nèi)存IC 之間的電路板布局。檢驗這部分設(shè)計對可靠運行至關(guān)重要。DRAM檢驗和測試技術(shù)要求一系列測試測量設(shè)備，如采樣示波器、示波器、邏

37、輯分析儀、探頭、測試夾具、分析軟件、一致性測試軟件等等(參見表9。測試設(shè)備必需為電信號和協(xié)議層提供高精度采集和完整的系統(tǒng)查看能力以及強大的分析功能。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊事實證明，不顯眼的探測對存儲器設(shè)計人員帶來了更大的挑戰(zhàn)。越來越高的速度、低功率電平、形狀不斷縮小、以及大量的引腳數(shù)量，要求完善的探測解決方案。泰克為迎接最復(fù)雜的探測挑戰(zhàn)提供了完整的一系列解決方案，包括最小負荷的直接探測技術(shù)，可以簡便接入測試點的各種探頭尖端；安裝在存儲器IC 和電路板之間的芯片插補器或BGA (球柵陣列插補器。儀器化DIMM是根據(jù)JEDEC 規(guī)范設(shè)計的擴展型DIMM，其增加了與儀器的

38、連接器；DIMM插補器則安裝在存儲器DIMM和電路板之間。使用邏輯分析儀監(jiān)測計算機系統(tǒng)或嵌入式系統(tǒng)創(chuàng)造了一個強大的檢驗和調(diào)試開發(fā)環(huán)境。邏輯分析儀用來跟蹤和關(guān)聯(lián)處理器總線活動、內(nèi)存活動和輸入/輸出操作。在邏輯分析儀上全面提供系統(tǒng)信息，可以從關(guān)鍵設(shè)計角度查看實時系統(tǒng)操作。此外，使用示波器和邏輯分析儀綜合探測、觸發(fā)和顯示功能可以在同一個屏幕上的軟件列表、協(xié)議列表、數(shù)字波形和模擬波形中全面查看設(shè)計信息。其結(jié)果，提供了強大、全面、高效的原型分析功能。泰克提供全面的一系列工具，包括業(yè)內(nèi)領(lǐng)先的示波器、真正的差分TDR和支持Nexus Technology內(nèi)存的邏輯分析儀，使得嵌入式和計算機設(shè)計人員能夠迅速精

39、確地對內(nèi)存設(shè)計進行電接口測試，檢驗內(nèi)存設(shè)計的運行情況?？傊?，這套工具提供了杰出的性能和前所未有的易用性，使其成為嵌入式系統(tǒng)和計算機內(nèi)存系統(tǒng)檢驗和調(diào)試的理想解決方案。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊詞匯表為方便查閱，本詞匯表中還包括本文中沒有使用的常用術(shù)語。A高級內(nèi)存緩沖器(AMB: 提供智能南向和北向通道初始化，對準(zhǔn)高速串行時鐘，定位幀邊界，檢驗通道連接能力。幅度: 量級或信號強度。在電子器件中，幅度通常指電壓或功率。模擬信號：帶有連續(xù)可變電壓的信號。模數(shù)轉(zhuǎn)換器(ADC: 把電信號轉(zhuǎn)換成離散的二進制的一種數(shù)字電子器件。異步: 非同步。邏輯分析儀運行自己的采樣時鐘。時鐘獨立于、

40、且不知道被測設(shè)備上的定時。這是“定時”采集模式的基礎(chǔ)。衰減: 信號幅度在從一個點傳輸?shù)搅硪粋€點的過程中下降。B球柵陣列(BGA: 一種集成電路封裝。帶寬：頻率范圍，通常限定為-3 dB。位：一個二進制字符，其狀態(tài)可以是1或0。字節(jié)：一種數(shù)字信息單位，通常由8個位組成。C芯片啟動(CE#: 激活器件。芯片選擇(CS#: 選擇器件。時鐘速率: 設(shè)備執(zhí)行基本操作的基礎(chǔ)速率，單位為每秒周期數(shù)。列地址選擇(CAS#: 選擇器件內(nèi)感興趣的地址列。光標(biāo)：屏幕上標(biāo)尺，可以把它與波形對齊，進行更加準(zhǔn)確的測量。循環(huán)冗余代碼(CRC: 從數(shù)據(jù)塊中推導(dǎo)出的、與數(shù)據(jù)塊一起存儲或傳輸?shù)臄?shù)字，以檢測數(shù)據(jù)毀損。通過重新計算C

41、RC，并把它與最初發(fā)送的值進行比較，接收機可以檢測到某些類型的傳輸錯誤。D分貝(dB: 用來表示兩個電信號之間功率相對差的單位，等于兩個電平之比常用對數(shù)的10倍。被測設(shè)備(DUT: 測量儀器測試的設(shè)備。數(shù)字示波器: 一種示波器，使用模數(shù)轉(zhuǎn)換器(ADC把測得的電壓轉(zhuǎn)換成數(shù)字信息。它分成三種類型：數(shù)字存儲示波器、數(shù)字熒光示波器、數(shù)字采樣示波器。數(shù)字熒光示波器(DPO: 一種數(shù)字示波器，它密切建模模擬示波器的顯示特點，同時提供傳統(tǒng)數(shù)字示波器的優(yōu)勢(波形存儲、自動測量等。DPO采用并行處理結(jié)構(gòu)，把信號傳送到光柵型顯示器上，這種顯示器以灰度等級方式實時顯示信號特點。DPO以三個維度顯示信號：幅度、時間和

42、幅度在時間上的分布。數(shù)字采樣示波器：一種數(shù)字示波器，它采用等時采樣方法，捕獲顯示信號樣點，特別適合精確捕獲頻率成分遠遠高于示波器采樣率的信號。數(shù)字信號：使用離散的二進制數(shù)字表示電壓樣點的信號。數(shù)字存儲示波器(DSO: 一種數(shù)字示波器，通過數(shù)字采樣采集信號(使用模數(shù)轉(zhuǎn)換器。它使用串行處理結(jié)構(gòu)，控制采集、用戶界面和光柵顯示器。數(shù)字化: 水平系統(tǒng)中的模數(shù)轉(zhuǎn)換器(ADC在離散的時點上對信號采樣，并在這些點上把信號電壓轉(zhuǎn)換成數(shù)字值(稱為樣點的過程。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊雙倍數(shù)據(jù)速率(DDR: 峰值數(shù)據(jù)速率是命令把時鐘輸入到器件的速率的兩倍。雙列直插內(nèi)存模塊(DIMM: PC

43、平臺中動態(tài)隨機訪問內(nèi)存器件使用的流行的封裝方案。動態(tài)隨機訪問內(nèi)存(DRAM: 在單獨的電容器中存儲每個數(shù)據(jù)位的一種內(nèi)存。E糾錯碼(ECC: 用來檢錯和糾錯的8個校驗位。F場效晶體管(FET: 由可變電場控制輸出電流的晶體管。精細間隔球柵陣列(FBGA: 集成電路封裝。頻率：信號在一秒內(nèi)重復(fù)的次數(shù)，單位為赫茲(每秒周期數(shù)。頻率等于1/周期。全面緩沖的雙列直插內(nèi)存模塊(FB-DIMM: 下一代內(nèi)存結(jié)構(gòu)。GGDDR: 圖形雙倍數(shù)據(jù)速率千兆位(Gb: 10億位信息。千兆字節(jié)(GB: 10億字節(jié)信息。千赫茲(GHz: 10億赫茲。每秒千兆傳送(GT/s: 每秒傳送10億次數(shù)據(jù)。毛刺: 電路中的間歇性高速

44、錯誤。H赫茲(Hz: 每秒一個周期，頻率的單位。IiCapture TM 復(fù)用: 通過一個邏輯分析儀探頭同時實現(xiàn)數(shù)字采集和模擬采集。iLink TM 系列工具: 由多個旨在加快問題檢測和調(diào)試的單元組成，包括iCapture TM 復(fù)用、iView TM 顯示和iVerifyTM 分析。輸入/輸出 (I/O: 一般指信號進出設(shè)備。集成電路(IC: 一套蝕刻或烙印在芯片上的器件及其互連。隔行掃描: 以定期間隔散布或放置。iVerify TM 分析：使用示波器生成的眼圖提供多通道總線分析和檢驗測試。iView TM 顯示：在邏輯分析儀顯示屏上提供了時間相關(guān)的邏輯分析儀和示波器綜合測量功能。JK千赫(

45、kHz: 1000 Hz。L時延：激勵源和響應(yīng)之間經(jīng)過的時間。例如，在DQ 針腳上提供數(shù)據(jù)時，從讀取周期第一步到第三步的時間。負荷：探頭和示波器與被測電路的、使信號失真的非故意交互。邏輯分析儀：用來查看多個數(shù)字信號的邏輯狀態(tài)隨時間變化的儀器。它分析數(shù)字數(shù)據(jù)，可以把數(shù)據(jù)表示為實時軟件執(zhí)行、數(shù)據(jù)流量值、狀態(tài)順序等。MMagniVu TM 采集：每個TLA系列邏輯分析儀核心采用的獨特的高分辨率采樣結(jié)構(gòu)。MagniVu采集在觸發(fā)點周圍以更高的分辨率提供了信號活動的動態(tài)記錄。兆位(Mb: 一百萬比特的信息。兆字節(jié)(MB: 一百萬字節(jié)的信息。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊兆赫(MHz:

46、 一百萬赫茲。兆樣點每秒(MS/s: 采樣率單位，每秒一百萬樣點。兆傳送每秒(MT/s: 每秒傳送一百萬次數(shù)據(jù)。內(nèi)存周期時間: 讀入周期中從第一步開始到最后一步結(jié)束的時間。微秒(µs: 時間單位，等于0.000001秒。毫秒(ms: 時間單位，等于0.001秒。微型雙列直插內(nèi)存模塊(迷你DIMM: 比SO-DIMM小，一般用于單板計算機中?；旌闲盘柺静ㄆ? 也稱為MSO; 這種儀器能夠顯示模擬類信號行為，在數(shù)字信號旁邊顯示電壓隨時間變化，同時可以在同一時間標(biāo)度中查看邏輯狀態(tài)。MSO中的典型通道數(shù)量為4條模擬通道和16條數(shù)字通道。主板: 計算機主要的系統(tǒng)電路板，包含處理器, 內(nèi)存控制器

47、, 硬盤控制器, 輸入/輸出接口芯片組等等。其它電路板(如DIMM 和視頻卡插入主板中。N納秒(ns: 時間單位，等于0.000000001秒。噪聲: 電路中不想要的電壓或電流。O示波器：用來查看電壓隨時間變化的儀器。示波器一詞源自英文“振蕩”，因為示波器通常用來測量振蕩電壓。輸出啟動(OE#: 激活設(shè)備輸出。P周期:波完整的一個周期所需的時間。周期等于1/頻率。觸發(fā)前查看: 數(shù)字儀器捕獲觸發(fā)事件前對信號進行操作的能力。它決定著觸發(fā)點之前和之后可以查看的信號長度。預(yù)充電：DRAM 訪問周期中的一個階段，在這個階段，存儲電容器充電到相應(yīng)值。探頭：一種測量儀器輸入設(shè)備，通常有一個與電路單元實現(xiàn)電氣

48、接觸尖端金屬端部、連接電路接地參考的一條引線、傳輸信號的一條軟電纜及儀器接地。脈沖：一種常見波形形狀，具有快速上升沿、寬度和快速下降沿。脈沖串：一起傳送的脈沖集合。脈寬：脈沖從低到高、然后再回到低所需的時間，傳統(tǒng)上在全部電壓的50%上測得。R傾斜：正弦波電壓電平之間以恒定速率變化的轉(zhuǎn)換。隨機訪問內(nèi)存(RAM: 可以以任何順序訪問信息的內(nèi)存設(shè)備。讀取周期: 用來從設(shè)備中讀取數(shù)據(jù)的定期重復(fù)的事件順序。記錄長度：用來創(chuàng)建信號記錄的波形點數(shù)。刷新：通過發(fā)送新的電脈沖，來對芯片重新充電。寄存雙列直插內(nèi)存模塊(RDIMM：通過緩沖RDIMM 上的RDIMM SDRAM時鐘、命令信號和地址信號，減少樹枝結(jié)構(gòu)問題。上升時間：脈沖前沿從低值上升到高值所用的時間，一般在從10%上升到90%時測得。行地址選擇(RAS#: 選擇設(shè)備中感興趣的地址行。SDRAM 內(nèi)存系統(tǒng)：嵌入式測試和測量挑戰(zhàn)入門手冊S樣點：ADC