數電課程設計(搶答器)

1、精品文檔 數字電子技術課程設計報告書一課程設計任務要求設計一個電路是常用于智力競賽中搶答判斷電路，是進行判斷哪一個預定狀態(tài)優(yōu)先發(fā)生的電路。對于該電路的設計，可以綜合應用數字電路中組合邏輯與時序電路的根本知識，進一步掌握各類觸發(fā)器、門電路工作原理與使用要點，學會分析數字電路在調試過程中出現的各種問題。設計任務：1.在主持人表示搶答開始時,計時器開始計時,在規(guī)定時間(學號數)內沒有人搶答,表示時間到,蜂鳴器發(fā)聲輸出,計時器復位,為下一次的計時做好準備。 2.主持人表示開始搶答后,計時時間未到時,只要有人搶答,即可顯示搶答者的號碼,并同時封鎖其他搶答者著的搶答顯示。 3.只要有人搶答,計時器停住并顯

2、示搶答者號碼。 4.只有主持人的操作,將電路復位后,方可結束上一次的搶答,為下次的搶答做好準備。 5.搶答的規(guī)定時間可以在電路開始工作前,從數據開關輸入設定的搶答時間。二設計思路與系統(tǒng)框圖設計思路電路設計的關鍵是信號的封存。讓芯片的輸出保持不變有多種方法，我采用的是封鎖時鐘脈沖的上升沿，這樣芯片CP不能接受時鐘脈沖，就能保持輸出不變。不讓上升沿出現可以設法讓其在某一時刻后持續(xù)為高電平或者低電平。我們知道一個信號與低電平相與后輸出為低電平，與高電平相與后不影響輸出，可以采取這種方法。搶答器電路根據實驗指導書上的資料，采用74175可以滿足要求。其輸入端與搶答者控制端相連，作為搶答信號的輸入端。有

3、人搶答時需要封鎖其他搶答者著的搶答信號，因此要設法封鎖74175的時鐘脈沖。任務要求顯示搶答者的號碼，這樣需要對搶答輸出信號進行編碼，因此需要選用適宜的編碼器。針對搶答電路的特點，選用優(yōu)先編碼器，因為在同一時刻對于多個輸入信號，只可能對最先輸入的一個信號編碼，這樣就只會顯示搶答者的信號，也就是完成了對顯示輸出信號的保持。計時器需要在有人搶答時停止計數并且保持輸出，也需要封鎖其時鐘脈沖。同時，計時器電路停止計數的時刻和搶答時刻有關，所以需要將搶答電路的輸出信號引到計時電路。 系統(tǒng)框圖搶答電路編碼電路譯碼顯示電路計時電路主持人控制電路譯碼顯示電路時鐘脈沖三電路設計與器件選擇搶答器電路由74175的

4、功能表可知，在輸入端加高電平，在輸出端為高電平，反向輸出端為低電平?？梢岳眠@一點，將選手的搶答信號設置為常低信號，無人搶答時，7個反向輸出端為上下電平。只要一有人搶答，會產生瞬時高電平，對應的反向輸出端就會變成低電平，將這個低電平信號與74175的時鐘脈沖信號相與后送入兩個74175的脈沖輸入端可以實現時鐘脈沖信號的封鎖。等主持人清零信號后，74175可以開始正常工作。具體做法及分析：將74175的7個反向輸出端經7輸入與門后和時鐘信號相與，再送74175的CP端。這樣，在無人搶答時和時鐘信號相與的是高電平，時鐘脈沖正常輸入。有人搶答，搶答信號為瞬時低電平，經7輸入與門后輸出的低電平信號與7

5、4175的時鐘脈沖信號相與后送入兩個74175的脈沖輸入端，可以實現時鐘脈沖信號的封鎖。采用同樣的原理封鎖計時器電路時鐘脈沖。計時器電路選用74160。74160是十進制加法計數器，且是同步置數，異步清零?？梢圆捎煤?4175封鎖時鐘信號相同的方法封鎖信號。具體方法及分析：兩片74160160級聯，無人搶答，計數器正常工作，進行加法計數。電路的關鍵在于將加法電路的反響信號、搶答電路的輸出信號和時鐘信號三者相與后送入兩片160的CP端上圖中方框所示。當計數到38 時8421BCD：0011 1000，返回信號為低電平，三輸入與非門輸入端的另外兩個信號為高電平，相與后輸出的低電平將74175175

6、CP端封鎖，同時計時器的反響信號通過一個非門與燈相連，使燈亮。有人搶答時，七輸入與非門的輸出低電平，即搶答電路的輸出為低電平，經三輸入與門將低電平送入74160的CP端，這樣沒有了上升沿，計數器保持輸出不變。主持人信號清零后，計數器重新工作。編碼電路采用74147優(yōu)先編碼器。74147是反碼輸出，因此需要在其輸出端接非門，才能使被編碼的信號和搶答者的號碼相一致。也可以采用741488線3線優(yōu)先編碼器，同樣是反碼輸出。具體做法：將74175的7個輸出端和74147的7個輸入端對應相連。比方1號選手搶答，74175的1Q1N變?yōu)榈碗娖?，輸出?110，經非門后變?yōu)?001，經譯碼顯示后能知道是幾號

7、選手搶答。主持人控制電路主持人開關實現清零和開始搶答的功能。主持人控制端給常高電平，與74160，74175的CP端相連，這樣支持人按下開關輸出為低電平，實現清零。高電平時各芯片正常工作。 整體電路四、電路的編譯、波形仿真和管腳封裝編譯檢查設計電路，確定無誤后進行編譯，出現如下提示。波形仿真對加法電路進行時序模擬，確認其能正常工作。結果如下列圖所示，可見當計數到38時能保持輸出信號不變。 管腳封裝翻開EDA6000，選擇與實驗室面板型號一致的儀器，將所需器件添加到面板上。將每個器件的管腳與電路圖上對應的輸出端一一相連。完成后，在電路圖上各管腳處會顯示相應的管腳號。然后連接實驗儀器，將電路下載到

8、實驗箱上，進行操作，驗證功能是否正確。五實驗結果開始搶答時刻情況 搶答顯示為零，計時器顯示為零。 無人搶答時情況 計時器顯示為38秒，黃燈亮，提示搶答時間到。下面兩幅圖中，右圖顯示的是時間到后有人搶答的情況。圖示為3號選手搶答，搶答顯示為零，可見在時間到后，完成了對搶答信號的封鎖，使選手不能進行搶答。 有人搶答時情況 圖示為6號選手在第10秒時搶答，綠燈亮，提示有人搶答。當有人搶答后，假設還有人搶答，圖示為5號選手搶答，搶答器顯示不變，說明在有人搶答后，電路完成了對其他搶答信號的封鎖。六出現的問題及解決方法實際操作中，當時鐘脈沖為1HZ時，如果有人搶答，有時搶答顯示不會立刻顯示搶答者號碼，計時

9、器也不會立刻停止計數。經過分析可以知道，74175是上升沿觸發(fā)器件，輸入信號時需要上升沿的配合。選手搶答信號是一個瞬時的低電平信號，持續(xù)時間比1秒短得多，而時鐘脈沖周期為1秒，這樣當有人搶答的時刻，時鐘信號的上升沿可能會沒有來，造成前述情況的出現。解決方法：1.可以調高時鐘信號的頻率到10HZ，可以消除有人搶答時搶答顯示不會立刻顯示搶答者號碼，計時器也不會立刻停止計數的情況，但是由于在電路中74175和75160采用的是同一個時鐘脈沖信號，會造成計時器計時輸出周期變?yōu)?.1秒。可見，這不是一個最正確解決方法，2.采用兩個時鐘脈沖。一個與74175的CP端相連，頻率為10HZ,一個和74160相連，頻率為1HZ，其余電路結構不變。這樣，74175的時鐘信號周期為0.1秒，有人搶答時會立刻反響工作完成信號的封鎖，同時又保證了計時器的輸出周期是1秒。七實驗心得體會 這次課程設計時間雖然短暫，但確令我收獲頗豐。在這次課程設計的過程中，我將所學到的知識用到了實際的電路設計中，發(fā)現了自己的薄弱知識環(huán)節(jié)，穩(wěn)固了數字電路中的相關知識，特別是對設計中用到的芯片有了更加深入的認識。同時，從剛