關(guān)于分析今天長安保定百度愛問愛第3章C54x DSP系統(tǒng)硬件

1、的的范德薩的地方愛的規(guī)格愛你啊好文章第3章 C54x DSP系統(tǒng)硬件結(jié)構(gòu) DSP芯片是一種特殊結(jié)構(gòu)的微處理器，為了快速地實現(xiàn)數(shù)字信號處理運算，采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個周期內(nèi)對數(shù)據(jù)進行高速的算術(shù)運算和邏輯運算。本章主要介紹C54x DSP芯片的硬件結(jié)構(gòu)，重點對芯片的引腳功能、CPU結(jié)構(gòu)、內(nèi)部存儲器、片內(nèi)外設(shè)電路、系統(tǒng)控制以及內(nèi)、外部總線進行討論。3.1 C54x DSP的基本架構(gòu)TMS320 C54x DSP（簡稱C54x）是TI公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的16位定點數(shù)字信號處理器。其內(nèi)核包含在第1章已經(jīng)討論過的哈佛結(jié)構(gòu)和高級算術(shù)特點中。另外，C5

2、4x還具有多總線結(jié)構(gòu)以及強大的片上外設(shè)，具有高度的操作靈活性和運行速度，適應(yīng)遠程通信等實時嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無線通信系統(tǒng)中。3.1.1 C54x DSP的基本結(jié)構(gòu)圖一塊DSP芯片上集成CPU、片內(nèi)存儲器、外圍電路、總線以及外部總線接口。圖3-1所示為TMS320C54x基本結(jié)構(gòu)框圖，它包含了主要模塊和總線結(jié)構(gòu)。圖3-2所示為TMS320C54x功能結(jié)構(gòu)圖。與傳統(tǒng)微處理器相比較，DSP最顯著的結(jié)構(gòu)特點是具有高效存取數(shù)據(jù)、單周期乘法器和零開銷硬件循環(huán)等。3.1.2 C54x DSP的主要特征1. 具有快速處理性能的CPU部分 CPU是DSP芯片中的核心部分，CPU內(nèi)的硬件構(gòu)成決定其

3、指令系統(tǒng)的性能。采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個周期內(nèi)對數(shù)據(jù)進行高速的算術(shù)運算和邏輯運算，TMS320C54x的CPU包括以下幾部分： (1) 先進的多總線結(jié)構(gòu)，包括1條程序總線、3條數(shù)據(jù)總線、4條地址總線和外設(shè)總線； (2) 40位算術(shù)邏輯單元（ALU) ，包括1個40位的桶形移位寄存器和2個獨立的40位累加器； (3) 17×17的并行乘法器，并與1個40位的專用加法器配合，用于非流水線的單周期乘/累加操作；DSP芯片技術(shù)及工程實例第3章 C54x DSP系統(tǒng)硬件結(jié)構(gòu)圖3-1 TMS320C54x基本結(jié)構(gòu)框圖圖3-2 TMS320C54x功能結(jié)構(gòu)圖 (4)

4、比較、選擇和存儲單元，用于維特比運算中的加/比較選擇； (5) 指數(shù)編碼器，可以在單周期內(nèi)計算40位累加器的指數(shù)值； (6) 2個地址生成器，包括8個輔助寄存器和2個輔助寄存器算術(shù)單元； (7) 雙內(nèi)核結(jié)構(gòu)（只適用于C5420) . 2. 具有哈佛結(jié)構(gòu)的存儲器系統(tǒng) (1) 具有獨立的程序存儲器和數(shù)據(jù)存儲器，可同時訪問，使許多處理運算比傳統(tǒng)的馮·諾依曼結(jié)構(gòu)有效得多。 (2) 具有192K字可尋址存儲空間，包括片內(nèi)、外64K字程序存儲空間，片內(nèi)、外64K字數(shù)字存儲空間和片外64K字的I/O空間。其中一些型號DSP的程序存儲器空間可擴展至8M字，例如TMS320C548、TMS320C54

5、9、TMS320C5402、TMS320C5410和TMS320C5420. (3) 提供一定容量的片內(nèi)存儲器，片內(nèi)存儲器配置因型而異，包括片內(nèi)ROM和RAM，通過內(nèi)部多總線，CPU可以同時、快速地訪問它們，以實現(xiàn)并行處理。但對于外部存儲器，DSP提供了外部接口，它與內(nèi)部多總線結(jié)構(gòu)復(fù)接，但外部只有一組I/O接口線，所以不能在單周期內(nèi)并行實現(xiàn)讀寫操作。3. 片內(nèi)外設(shè)和專用電路除了DSP內(nèi)核外，DSP芯片上還需配置一些外設(shè)專用器件。這些器件可以與DSP內(nèi)核平行操作，只占用很小的內(nèi)核指令周期，依靠這些器件無縫出入DSP處理內(nèi)核的能力，可大大提高DSP處理數(shù)據(jù)的能力。TMS320C54x的片內(nèi)外設(shè)和專

6、用電路采用模塊化的結(jié)構(gòu)設(shè)計，常見的外設(shè)包括以下幾種。 (1) 可編程軟件等待狀態(tài)發(fā)生器。 (2) 可編程分區(qū)轉(zhuǎn)換邏輯電路。 (3) 可采用內(nèi)部振蕩器或外部時鐘源的片內(nèi)鎖相環(huán)（PLL）時鐘發(fā)生器。 (4) 外部總線接口可以禁止或允許外部數(shù)據(jù)總線、地址總線和控制線的輸出。 (5) 數(shù)據(jù)總線具有總線保持功能。 (6) 可編程定時器。 (7) 8位并行主機接口（HPI) ，有些產(chǎn)品還包括擴展的8位并行主機接口（HPI8）和16位并行主機接口（HPI16) . (8) 片內(nèi)的串行口按不同的型號分為全雙工串口（支持8位和16位數(shù)據(jù)傳送）、時分多路（TDM）串口和緩沖（BSP）串口。C54x系列定點DSP芯

7、片共享同樣的CPU內(nèi)核和總線結(jié)構(gòu)，但每一種器件片內(nèi)存儲器的配置和片內(nèi)外設(shè)不盡相同。表3-1列出了TMS320C54x系列DSP基本配置匯總。表3-1 TMS320C54x系列DSP基本配置匯總表型 號電壓/VcoreI/O片內(nèi)存儲器RAM/KBROM/KBDAT/128K/16M2/31/28位6通道100/160144LQFP/144BGA續(xù)表型 號電壓/VcoreI/O片內(nèi)存儲器RAM/KBROM/KBDAT/144BGAC54091.51.83.36432128K/16M318/16位6通道80160144LQFP/144BGAC54101.52.53.312832128K/16M318

8、/16位6通道100160144LQFP/160144LQFP/144BGA4. 指令系統(tǒng)在TMS320C54x的指令系統(tǒng)中，具有單指令重復(fù)和塊指令重復(fù)操作指令，32位長操作數(shù)指令，同時讀入2個或3個操作數(shù)的算術(shù)指令。支持存儲器塊傳送指令，能并行存儲和并行加載的算術(shù)指令，支持條件存儲指令及中斷快速返回指令。5. 執(zhí)行速度ns（對應(yīng)每秒指令數(shù)分別為40/50/66/80/100MIPS) . 6. 電源和功耗TMS320C54x DSP芯片可采用5V、3V的超低電壓供電。而且其功耗可采用下降指令I(lǐng)DLE1、IDLE2和IDLE3來控制，以便使DSP工作在節(jié)電模式下可控制關(guān)斷CLKOUT信號。7.

9、 芯片仿真功能具有符合IEEE 1149.1標準的片內(nèi)仿真JTAG接口，其主要功能是用于與主機相連接，實現(xiàn)芯片的仿真與測試。3.2 總線結(jié)構(gòu)按照結(jié)構(gòu)來區(qū)分，又可將總線分成內(nèi)部總線和外部總線，本節(jié)只介紹內(nèi)部總線，外部總線的結(jié)構(gòu)和功能將在3.8節(jié)介紹。為了提高CPU高度的并行性，達到最大的處理能力，例如在單周期內(nèi)完成算術(shù)、邏輯和位操作等運算，TMS320C54x DSP片內(nèi)采用多總線結(jié)構(gòu)，用8條總線，可同時對程序指令和數(shù)據(jù)進行雙訪問，這8條16位的總線包括4條程序/數(shù)據(jù)總線和4條地址總線。另外，CPU訪問片內(nèi)外設(shè)是通過在片雙向總線來實現(xiàn)的，如圖3-2所示的功能結(jié)構(gòu)圖。正是這種改進型哈佛總線結(jié)構(gòu)，形

10、成了支持高速指令執(zhí)行的硬件基礎(chǔ)。 (1) 程序總線（PB) : 傳送來自程序存儲器的指令代碼和立即數(shù)。 (2) 3組數(shù)據(jù)總線(CB、DB和EB): 負責(zé)將片內(nèi)的各種元器件相互連接，如CPU、數(shù)據(jù)地址產(chǎn)生邏輯、程序地址產(chǎn)生邏輯、片內(nèi)外設(shè)和數(shù)據(jù)存儲器等。其中，CB和DB總線傳送從存儲器讀出的數(shù)據(jù)，即“讀”操作使用的數(shù)據(jù)總線；EB總線傳送向存儲器寫入的數(shù)據(jù)，即“寫”操作使用的數(shù)據(jù)總線。 (3) 地址總線（PAB、CAB、DAB、EAB) : 負責(zé)傳送執(zhí)行指令所需的地址。 (4) 在片雙向總線： TMS320C54x用一組雙向的片內(nèi)總線訪問片內(nèi)外設(shè)，這組總線輪流使用DB和EB與CPU連接。用這組總線進

11、行讀/寫操作需要兩個或更多的周期，具體所需周期數(shù)取決于片內(nèi)外設(shè)的結(jié)構(gòu)。TMS320C54x能利用兩個輔助寄存器算術(shù)單元(ARAU0和ARAU1)在同一個周期內(nèi)生成兩個數(shù)據(jù)存儲器地址，可實現(xiàn)片內(nèi)RAM 的雙訪問功能。表3-2列出了各種不同類型的總線訪問形式。從表中看到，C54x器件在任何給定的機器周期內(nèi)可執(zhí)行4個并行存儲器操作： 1次取指、讀取2個操作數(shù)和寫1個操作數(shù)。或通過CB、DB、PB總線同時取操作數(shù)，可在一個機器周期內(nèi)完成從數(shù)據(jù)存儲器讀雙數(shù)據(jù)同時從程序存儲器讀一個常數(shù)的3個操作數(shù)讀取，而片上外設(shè)的讀、寫則是通過DB和EB總線輪流與CPU連接完成，所以使用這組總線進行讀/寫操作需要兩個或更

12、多的周期。表3-2 C54x DSP讀/寫操作占用總線情況讀/寫方式地 址 總 線PABCABDABEAB程序總線PB數(shù) 據(jù) 總 線CBDBEB程序讀程序?qū)憜螖?shù)據(jù)讀雙數(shù)據(jù)讀32位長數(shù)據(jù)讀(hw)(lw)(hw)(lw)單數(shù)據(jù)寫數(shù)據(jù)讀/數(shù)據(jù)寫雙數(shù)據(jù)讀/系數(shù)讀外設(shè)讀外設(shè)寫3.3 存儲器結(jié)構(gòu)TMS320C54x DSP存儲器采用改進型哈佛結(jié)構(gòu)。與馮·諾依曼結(jié)構(gòu)的存儲器相比較，哈佛結(jié)構(gòu)的程序/數(shù)據(jù)總線和空間是分開的，馮·諾依曼結(jié)構(gòu)的程序/數(shù)據(jù)總線和空間是合二為一的，而改進型哈佛結(jié)構(gòu)的部分程序/數(shù)據(jù)空間可交叉，因此提供了高度的并行性。3.3.1 DSP存儲器空間的劃分C54x DSP

13、的存儲空間共192K字，由3個獨立可選的存儲空間組成，包括64K字的程序存儲空間、64K字的數(shù)據(jù)存儲空間和64K字的I/O空間。其中有些型號芯片的程序空間還可以進一步擴展。存儲器分為片內(nèi)存儲器和片外存儲器。片內(nèi)存儲器有3種類型： 雙訪問RAM (DARAM) 、單訪問RAM(SARAM)和ROM. RAM總是安排到數(shù)據(jù)存儲空間，但也可以配置在程序存儲空間。C54x片上還有26個映射到數(shù)據(jù)存儲空間的CPU寄存器和外設(shè)寄存器。ROM一般映射到程序存儲空間，也可以部分地映射到數(shù)據(jù)存儲空間。在TMS320C54x DSP中，片外存儲器主要包括程序存儲器、數(shù)據(jù)存儲器、I/O空間。與片外存儲器相比，片內(nèi)存

14、儲器不需插入等待狀態(tài)，成本低，功耗低。但是，片外存儲器具有尋址較大存儲空間的能力，而片內(nèi)存儲器尋址存儲空間較小。C54x通過設(shè)置處理器工作方式狀態(tài)寄存器（PMST）中的3個狀態(tài)位MP/MC、OVLY和DROM（詳見3.4.1節(jié)），可以很方便地“使能”和“禁止”程序與數(shù)據(jù)空間中的片內(nèi)存儲器。 (1) MP/MC位MP/MC位決定是否使用片內(nèi)ROM. 若MP/MC=0，稱微計算機模式，片內(nèi)ROM使能并能夠訪問。若MP/MC=1，稱微處理器模式，表示片內(nèi)ROM無法訪問。 (2) OVLY位OVLY位決定是否讓數(shù)據(jù)存儲器映射到程序存儲器空間。若OVLY=0，片內(nèi)RAM只映射到數(shù)據(jù)存儲空間。若OVLY=

15、1，片內(nèi)RAM同時映射到程序和數(shù)據(jù)存儲空間。 (3) DROM位DROM位決定是否讓部分程序存儲器映射到數(shù)據(jù)存儲器空間。若DROM=0，片內(nèi)ROM不映射到數(shù)據(jù)存儲空間。若DROM=1，部分片內(nèi)ROM映射到數(shù)據(jù)存儲空間。DROM位的用法與MP/MC位的用法無關(guān)。不同的C54x的數(shù)據(jù)和程序存儲區(qū)分配并不完全相同。圖3-3(a)所示為TMS320C549存儲器空間分配圖，圖3-3(b)所示為TMS320C5416存儲器空間分配圖，從圖中可以看到在任何一個存儲空間內(nèi)，RAM、ROM都可以駐留在片內(nèi)或者片外，但需要通過對3個狀態(tài)位MP/MC、OVLY和DROM的設(shè)置來配置。圖3-3 存儲器空間分配圖圖3

16、-3（續(xù)） 所有C54x DSP器件提供一定數(shù)量的片內(nèi)ROM和RAM, DSP有兩種類型的RAM，包括雙尋址RAM (DARAM）和單尋址RAM (SARAM) 。表3-3列出了不同C54x系列DSP 片內(nèi)各種存儲器的配置。1. 片內(nèi)ROM片內(nèi)ROM是程序存儲器的一部分，對某些DSP器件來說，也可是數(shù)據(jù)存儲空間的一部分，如C5402。當MP/MC設(shè)置為0時，可以映射到程序存儲空間的ROM為4KB；當DROM設(shè)置為1時，可以映射到數(shù)據(jù)存儲器空間的ROM為4KB。不同芯片的片內(nèi)可用ROM容量是不一樣的，見表3-3。對于ROM少的DSP器件（2KB) , ROM中含有自舉加載器，在程序啟動時，將用戶

17、的代碼從慢的外部ROM、串口，或JTAG加載到內(nèi)部存儲器，這樣可以加快程序的運行速度。對于具有較大ROM的器件，部分ROM可以映射到數(shù)據(jù)和程序空間，用戶提供的代碼或數(shù)據(jù)以目標文件格式寫入ROM, TI公司可以將程序掩膜到該ROM中。2. 片內(nèi)雙尋址RAM(DARAM)在一個指令周期內(nèi)只能進行一次讀或?qū)懖僮?。SARAM也由塊組成，與DARAM一樣，SARAM總是映射在數(shù)據(jù)存儲器空間，用于存儲數(shù)據(jù)，當OVLY設(shè)置為1時，也可同時映射在程序存儲器空間，用于存儲程序代碼。 4. 存儲器映射寄存器CPU內(nèi)部專用寄存器和片上外設(shè)寄存器總是映射在數(shù)據(jù)存儲器的0頁上，對它們的訪問很簡單，存儲器映射訪問提供了一

18、種方便途徑，用于寄存器的存儲和恢復(fù)，也用于累加器與其他寄存器之間的信息傳遞。3.3.2 程序存儲器程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。C54x DSP可以尋址64 K字的程序存儲空間。但也有一些型號的DSP可以擴展到8 M字，如C548、C549、C5410、C5402和C5420。下面分別講述程序存儲器的組織、片內(nèi)ROM 的安排、擴展程序存儲器等內(nèi)容。1. 程序存儲器空間的配置程序存儲器空間由片內(nèi)和片外程序存儲器組成。如前所述，片內(nèi)程序空間的組織主要通過設(shè)置MP/MC、OVLY位來實現(xiàn)。表3-4列出了各種C54x芯片片內(nèi)程序存儲器配置情況。MP/MC和OVLY 位決定了哪個片內(nèi)存儲器在程序空間中可用。例如，當OVLY設(shè)置為1時，DARAM或SARAM才能被配置到程序存儲器空間；而只有當MP/MC設(shè)置為0時，片內(nèi)ROM才可用。MP/MC是DSP的一個外部引腳，設(shè)置MP/MC狀態(tài)有兩種方法，一種是直接給MP/MC引腳低電平或高電平，當DSP器件復(fù)位時，MP/MC引腳的邏輯狀態(tài)被傳送到PMST寄存器的MP/MC位。另一種方法是用戶通過軟件來設(shè)置或清除PMST寄存器的MP/MC位，以便禁止或使能片內(nèi)ROM。如果片內(nèi)存儲器配置到程序存儲器中，則芯片在訪問程序存儲器時會自動訪問這些存儲單元。當PAGEN產(chǎn)生了一個不