基于PXI總線的高速數(shù)字傳輸模塊設計及正交解調的實現(xiàn)（一）(1)

1、    基于PXI總線的高速數(shù)字傳輸模塊設計及正交解調的實現(xiàn)（一）(1)    PXI是PCI在儀器領域的擴展（PCI Extension for Instrumentation），其技術規(guī)范是NI公司于 1997年9月1日推出的，現(xiàn)已有60多家聯(lián)盟。PCI局部總線可以在33 MHZ和32位數(shù)據(jù)通路的條件下達到峰值132 Mb/s的帶寬，在66 MHZ和64位數(shù)據(jù)通路的條件下達到峰值528 Mb/s的帶寬。PXI吸收了VXI的優(yōu)點，同時受益于Compact PCI（CPCI），因而速度更快、結構堅固緊湊、系統(tǒng)可靠穩(wěn)

2、定，在射頻和微波頻帶以下的低、中高頻段可以替代VXI而且價格優(yōu)勢明顯，深受廣大用戶歡迎，目前正朝氣蓬勃地向商用與軍用領域拓展。本文在研究 PXI總線規(guī)范的基礎上，研究和設計了基于PXI總線的高速數(shù)字I/O卡，本文概地介紹了PXI總線的發(fā)展和體系結構。在模塊的設計中，經過方案對比采用了PCI9054加FPGA的PXI總線接口硬件設計；在數(shù)據(jù)存儲方面選擇了FIFO作為存儲器，免去了地址信號，從而簡化了電路設計和時序控制。采用ALTERA公司的FPGA設計了整個模塊的邏輯控制。此外，本文還對DSP的硬件設計作了簡單的介紹， 該DSP是用來實現(xiàn)正交解調。因此，在介紹了DSP后，對正交解調的數(shù)字方法作了

3、詳細的闡述，并給出了仿真結果。在軟件部分，本文研究了PXI總線設備驅動程序和軟件面板的設計方法。介紹了幾種設備驅動程序的開發(fā)工具，并選用DDK 完成了驅動程序的設計，給出了一些PXI設備驅動代碼。最后通過VC 編寫了軟件面板。1  緒  論1.1  自動測試系統(tǒng)發(fā)展概況信息時代的到來，極大的促進了科學和生產的發(fā)展，而現(xiàn)代科研生產對測試和測量提出了更高的求，其測試工作量之大，內容之復雜，對測試速度、精度求之高，已經使原有的測試方法、測試手段和測試設備不能滿足這方面的求。因此，信息產業(yè)的高速發(fā)展促進和推動著自動測試技術及系統(tǒng)集成技術迅速發(fā)展。微電子技術和計算機技術的最

4、新成果更促進了測試技術和儀器與計算機的結合，為自動測試技術及系統(tǒng)集成技術的發(fā)展創(chuàng)造了極其重的條件 ?，F(xiàn)代自動測試系統(tǒng)的發(fā)展方向是標準化、模塊化和系列化，而標準的總線技術和軟件技術是實現(xiàn)這三化的關鍵技術。總線技術則是自動測試系統(tǒng)的核心，它的發(fā)展推動了自動測試系統(tǒng)的更新?lián)Q代。通用目的接口總線GPIB（也就是IEEE488，IEC625 BUS，或稱HP-IB）是七十年代開始廣泛應用于實際的針對于可程控儀器的一種數(shù)字接口標準 。它的目的就是簡化測試設備的設計并提供和計算機組建通用的自動測試系統(tǒng)的方法和接口規(guī)范 。在當今世界各國，GPIB的應用已十分普遍，各廠家生產的儀器可以說是無不裝備通用接口。這些

5、儀器包括信號源、程控電源、數(shù)字電壓表、數(shù)字萬用表、計數(shù)器、掃描器、網絡分析儀、邏輯狀態(tài)分析儀、繪圖儀等數(shù)十種產品 。GPIB測試系統(tǒng)的影響力由此可見一斑。隨著微電子技術和集成電路工藝的深入發(fā)展，16位、32位微處理器芯片價格不斷下降，應用也日益廣泛，智能儀器本身的處理速度和通信能力已大大提高。在這種背景下，1987年7月，美國五家儀器制造商聯(lián)合宣布支持一種叫做儀器VME的總線即VXI（VME Extensions for Instrumentation）總線，為整個測試界確定了一種尺寸縮小、重量減輕、測試時間配合緊密、工作可靠性高的模塊式儀器標準 。這種模塊式的儀器的優(yōu)勢在于模塊之間可以高速通

6、訊，可進行多通道數(shù)據(jù)采集，此外系統(tǒng)尺寸大為減小且規(guī)格統(tǒng)一便于組合，借助于自身優(yōu)勢與GPIB總線配合，既實現(xiàn)了控制器與儀器間的通訊，又保證了各模塊同步運行9，這一開放式的標準的實施和應用，給當今測量儀器行業(yè)的發(fā)展帶來了新的活力。VXI測試系統(tǒng)也因此在航空航天、醫(yī)療、工業(yè)、交通管理乃至實驗室內廣泛應用。它為所謂的虛擬儀器的實現(xiàn)邁出了重一步。作為對PCI總線在儀器領域的擴展，1997年美國國家儀器（NI）公司發(fā)布的一種高性能低價位的開放性、模塊化儀器總線 PXI（PCI extensions for Instrumentation）1011，它將PXI 規(guī)范定義的PCI總線技術發(fā)展成適合于試驗、測量

7、與數(shù)據(jù)采集場合應用的機械、電氣和軟件規(guī)范，從而形成了新的虛擬儀器體系結構。制訂 PXI 規(guī)范的目的是為了將臺式PC的性能價格比優(yōu)勢與 PCI 總線面向儀器領域的必擴展完美地結合起來，形成一種小型、廉價為主特點的虛擬儀器平臺。它對用戶來說具有十分良好的軟硬件環(huán)境，PXI 測試系統(tǒng)保證了系統(tǒng)的易于集成與使用，進一步降低了用戶的開發(fā)費用，所以在數(shù)據(jù)采集、工業(yè)自動化系統(tǒng)、計算機機械觀測系統(tǒng)和圖像處理等方面獲得了廣泛應用。近年來在自動測試領域軟件的重性越來越受到重視。1987年公布的IEEE488.2 涉及使用GPIB接口時的編碼、格式、協(xié)議和公用命令以及狀態(tài)報告等，還包含了語法和數(shù)據(jù)結構。主涉及儀器的

8、內務管理功能。但是IEEE488.2并不涉及器件消息本身，直到1990年4月公布的SCPI才使器件消息進一步標準化。VXI標準只解決了儀器的硬件規(guī)范問題，于是，1993年9月成立了VXIplug&play聯(lián)盟，制定了VXI plug&play標準，從而保證了VXI系統(tǒng)間的通用性12 。VXIplug&play標準強調了VXI的系統(tǒng)框架，將系統(tǒng)軟件分為四層，并強調各層軟件及接口，以保證虛擬儀器系統(tǒng)的通用及高效。VPP系統(tǒng)中最核心的部分是提供了一個統(tǒng)一的I/0接口軟件（VISA）規(guī)范，從而為不同的軟件在同一平臺中運行提供了統(tǒng)一的基礎。在VISA基礎上編寫的儀器驅動程序以及軟

9、面板等也都成為了統(tǒng)一格式的標準模塊。為實現(xiàn)互換性目標，1998年9月成立了IVI基金會，并制定了IVI 規(guī)范。采用IVI 驅動器的測試程序具有與儀器無關性13 。當測試儀器淘汰或損壞時，可采用同類儀器代替，測試系統(tǒng)仍能運行，這樣可以大大地降低測試系統(tǒng)的研制周期和開發(fā)成本。1.2  PXI結構特點PXI這種新型模塊化儀器與系統(tǒng)總線是在PCI總線內核技術上增加了成熟的技術規(guī)范和求形成的。它通過增加用于多板同步的觸發(fā)總線和參考時鐘、用于進行精確定時的星型觸發(fā)總線、以及用于相鄰模塊間高速通信的局部總線來滿足試驗和測量用戶的求。PXI將Windows 95和Windows NT定義為其標準軟件

10、框架，并求所有的儀器模塊都必須帶有按VISA規(guī)范編寫的WIN32設備驅動程序，使PXI成為一種系統(tǒng)級規(guī)范，保證系統(tǒng)的易于集成與使用。PXI使用與CPCI相同的高密度、屏蔽型、針孔式連接器，連接器引腳間距為2 mm。這種連接器符合IEC-1076國際標準，在所有條件下均具有良好的電特性。J1連接器傳輸32位PCI信號，J2連接器傳輸PXI定時和本地總線信號，J2連接器還用于PCI的64位擴展。PXI和CPCI的機械結構符合歐洲卡規(guī)范（ANS1310-C，IEC297和IEEE1101.1），這些規(guī)范已在工業(yè)環(huán)境中得到長時間的應用。PXI規(guī)范定義了單高和雙高兩種尺寸的模塊，單高的尺寸為3 U，10

11、0 mm×160 mm,雙高的尺寸為133.5 mm×160 mm。歐洲卡規(guī)范的最新補充（IEEE1101.10和P101.11）提出了電磁兼容性、用戶定義的機械鎖定和用于PXI系統(tǒng)的其它裝配問題。這些電子裝配標準定義了堅固、緊湊的系統(tǒng)結構，以保證裝配的機架在苛刻的工業(yè)環(huán)境中使用的可靠性。PXI規(guī)定系統(tǒng)槽位于總線板的最左端，這種確定的排列是PXI許多種可能配置的子集之一。為系統(tǒng)槽規(guī)定一個唯一的位置，可以簡化系統(tǒng)集成難度，并且可以提高不同廠商的控制器和機箱之間的兼容程度。PXI規(guī)范還規(guī)定：系統(tǒng)控制器只能向其左側擴展槽內擴展，不能向右側擴展而占用寶貴的外圍插槽。PXI的一個重特

12、點是保持了與標準CPCI產品的互操作性14。很多PXI兼容系統(tǒng)并不求外圍模塊必須實現(xiàn)PXI特有的功能。例如，用戶可以在PXI機箱中插入標準的CPCI卡；另一方面，用戶可以在標準的PXI機箱中，選用與CPCI兼容的插入式模塊，在這種情況下，用戶雖然不能執(zhí)行PXI特有的功能，但是可以應用模塊的基本功能。PXI總線通過增加專門的系統(tǒng)參考時鐘、觸發(fā)總線、星型觸發(fā)和模塊間的局部總線來滿足高精度定時、同步和數(shù)據(jù)通信求。PXI不僅在保持PCI總線所有優(yōu)點的前提下增加了這些儀器特性，而且可以比臺式PCI計算機多提供3個儀器插槽，使單個PXI總線機箱的儀器模塊插槽總數(shù)達到7個。PXI規(guī)定了把一個10 MHz系統(tǒng)

13、參考時鐘分配給系統(tǒng)中所有外圍設備的方法。這個參考時鐘在一個測控系統(tǒng)中同步不同的模塊。參考時鐘在背板上的實現(xiàn)是嚴格定義的，所以它提供了低失真信號，保證了用于復雜觸發(fā)協(xié)議中的每個觸發(fā)總線信號具有理想的時鐘邊沿。PXI規(guī)定了八條非常靈活的公共觸發(fā)線，能用于不同的方面。例如，用戶能夠使用觸發(fā)線同步七個不同PXI模塊的操作。在其它應用中，一個模塊能控制系統(tǒng)中其它模塊上進行的精確定時的操作序列。觸發(fā)信號還能在模塊間傳遞，以實現(xiàn)對所控制或監(jiān)控的外部異步事件作出確定響應。一個具體應用所需的觸發(fā)線數(shù)目取決于系統(tǒng)的復雜程度和所涉及的事件數(shù)目。PXI星形觸發(fā)總線給PXI系統(tǒng)用戶提供了超高性能的同步功能。星形觸發(fā)總線

14、在第一個外圍插槽（系統(tǒng)插槽的相鄰槽）和其它外圍插槽之間實現(xiàn)一個專用觸發(fā)線，用戶可在第一個插槽安裝一個可選的星形觸發(fā)控制器，為其它外圍模塊提供非常精確的觸發(fā)信號。當然，如果系統(tǒng)不需這種超高精度的觸發(fā)，也可以在該槽中安裝別的儀器模塊。PXI局部總線是菊花鏈總線，它連接每個外圍插槽及其相鄰槽。這樣，某個槽的右側局部總線連接其相鄰槽的左側局部總線，依此類推。每個本地總線為13線寬，可用于在模塊之間傳輸模擬信號或提供高速邊帶通訊路徑，并不會影響PXI的帶寬。局部總線信號的分布范圍包括從高速TTL信號到42 V的模擬信號。PXI具有臺式PCI規(guī)范規(guī)定的相同性能特點，只有一點例外，即PXI系統(tǒng)有多達7個外圍

15、插槽，而大多數(shù)臺式PC系統(tǒng)只有3或4個插槽。并可以通過PCI橋接技術擴展更多PXI系統(tǒng)，擴展槽的數(shù)量在理論上最多能達到256個。其它的PCI性能還包括：33 MHz總線時鐘、32位和64位數(shù)據(jù)寬度、132 M字節(jié)/秒和264 M字節(jié)/秒的峰值數(shù)據(jù)傳輸速率、采用PCI-PCI橋接技術進行系統(tǒng)擴展和即插即用功能。PXI總線系統(tǒng)提供VISA軟件標準，作為配置和控制GPIB、VXI、串行儀器與PXI總線儀器的手段。PXI加入VISA標準內容能保護儀器用戶的軟件投資。VISA提供PXI至VXI機箱與儀器或分立式GPIB和串行儀器的鏈接。VISA式用戶系統(tǒng)確立配置與控制PXI模塊的標準手段。PXI軟件規(guī)范

16、為PXI系統(tǒng)提出的軟件構架包括Windows NT和95。在任一構架中操作的PXI控制器必須與目前的操作系統(tǒng)和未來的升級版一起工作。因此，控制器能 使用符合工業(yè)標準的應用編程接口，包括了LabWindows/CVI、Labview、Visual Basic、Visual C/C 和Borland TurboC ，而且符合VISA規(guī)范的設備驅動程序。1.3  DSP的應用領域及發(fā)展前景一般數(shù)字信號處理的實現(xiàn)方法主有四種方法：（1）在通用的計算機上用軟件實現(xiàn)；（2）在通用計算機上附加專用的高速處理機來實現(xiàn)；（3）用通用的或專用的單片機來實現(xiàn)；（4）用通用的或專用的可編程DSP芯片來實現(xiàn)。

17、四種方法中，前兩種需依賴計算機的高速數(shù)據(jù)處理能力，已開發(fā)出的這類產品占絕大多數(shù)，而使用后兩種方法來實現(xiàn)的相對較少。從發(fā)展趨勢來看，后2種方法必將成為下一個開發(fā)熱點。最后1種方法用于海量數(shù)據(jù)處理時，具有極快的處理速度和優(yōu)勢。DSP作為快速和實時處理的最重的載體之一，正受到科學技術界和工程界的廣泛關注。一般來說，與單片機相比，DSP器件具有更高的集成度，更快的CPU，更大的存儲器；提供高速、同步串口和標準異步串口；采用改進的哈佛結構，具有獨立的程序和數(shù)據(jù)空間，允許同時存取程序和數(shù)據(jù)；內置高速的硬件乘法器，增強的多級流水線，使DSP器件具有高速的數(shù)據(jù)運算能力。DSP器件還提供了高度專業(yè)化的指令集，提

18、高了FFT和濾波器的運算速度。在近20多年時間里，DSP芯片的應用己經從軍事、航空航天領域擴大到信號處理、通信、雷達、消費等許多領域。主應用有：信號處理、通信、語音、圖形/圖像、軍事、儀器儀表、自動控制、醫(yī)療、家用電器等。DSP主應用市場為3C領域，合占整個市場需求的90%。數(shù)字蜂窩電話是DSP最為重的應用領域之一。由于DSP具有強大的計算能力，使得移動通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如GSM、CDMA等全數(shù)字蜂窩電話網。在Modem器件中，DSP更是成效卓著，不僅大幅度提高了傳輸速度，而且具有接收動態(tài)圖像能力。另外，可編程多媒體DSP是PC領域中的主流產品。以XDSL Modem為代表

19、的高速通信技術與MPEG圖像技術相結合，使得高品位的音頻和視頻形式的計算機數(shù)據(jù)有可能實現(xiàn)實時交換。目前的硬盤空間相當大，這主得益于CDSP（可定制DSP）的巨大作用。預計在今后的PC機中，一個DSP即可完成全部所需的多媒體處理功能。1.4  課題背景及研究內容1.4.1  課題背景 隨著PCI的迅速普及和PCI的設備迅速占領市場，國內工業(yè)界開始從VME總線轉向PCI總線發(fā)展。國外的儀器儀表領域的大公司均已開發(fā)出相應的PXI模塊和系統(tǒng)。如NI公司PXI產品已進入推廣應用的階段，NI公司目前已生產5大類幾十種高性能的PXI產品，其中的系統(tǒng)控制器模板是嵌入式奔騰計算機，帶標準接口

20、、軟硬磁盤和視頻接口，也可帶GPIB、網絡和串行接口），還有不同型號的機箱。屬于儀器類的模板有：20 MHz數(shù)字存貯示波器，512位數(shù)字萬用表和串行通信數(shù)據(jù)分析儀等。此外，還有高精度實時圖像采集模板、多功能數(shù)據(jù)采集模板、GPIB接口模板、VXI和VME接口模板、100 MB/S的網絡接口模板和40 MB/S的SCSI接口模板。開發(fā)的數(shù)字I/O模塊（6533、6508）、數(shù)字示波器模塊、任意波形發(fā)生器模塊等及 Pickering 的多用表模塊，都是定型的PXI外設模塊。我國相關領域也已經開始向PXI系統(tǒng)進行研制與開發(fā)，哈工大最近完成了PXI控制器和機箱及一批PXI模塊的研究，一些單位已生產出符合

21、PXI規(guī)范的部分產品。709所16室開發(fā)集成的BDS9250測試系統(tǒng)就是一套基于 PXI總線的測試系統(tǒng)。國內的測試領域也已開始形成PXI總線市場 。在這種情況下，北京縱橫公司委托哈爾濱理工大學為其開發(fā)高性能的PXI總線數(shù)據(jù)采集模塊?？傊?，PXI 結合了不同技術前沿的優(yōu)點，提供了一個完整好用的系統(tǒng)，模塊硬件和軟件可以簡單添加、從而產生低成本高性能的解決方案、它的靈活性足以應付今天測試測量方面的挑戰(zhàn)15 。本設計最終是服務于實驗室信道模擬器項目的。由于該項目工程比較大，設計相當復雜，所以需將其分成多個模塊來設計，而且每個模塊之間都存在非常密切的關系，我們希望把這些模塊設計成一個整體，所以就需借助某

22、個平臺來實現(xiàn)。而PXI正好的基于模塊化的設計，它具有多個PXI插槽，可以在一個PXI機箱上安裝多個PXI模塊。因此，我們把所有的模塊都設計成PXI接口，這樣就可以通過PXI機箱這個平臺將所有的模塊整合成一個整體。1.4.2  課題研究內容 綜上所輸述，本課題的主研究內容包括：（1）掌握PCI、PXI總線規(guī)范；（2）根據(jù)PXI總線規(guī)范，研究現(xiàn)有的PXI總線接口方案，提出符合求的接口方案；（3）設計和調試數(shù)字輸入輸出模塊的功能電路；（4）利用FPGA技術，設計模塊的邏輯控制電路；（5）設計DSP外圍電路，并通過DSP實現(xiàn)正交解調；（6）掌握DDK，并編寫模塊驅動程序；（7）用VC 等軟件

23、開發(fā)工具編寫軟面板并進行調試。1.5  論文的結構安排本文在介紹完總體構架后只就本人所作的部分工作做了詳細的介紹，內容安排如下：第2章簡單的介紹了系統(tǒng)的總體設計方案；第3章詳細介紹了DSP的硬件設計和正交解調的數(shù)字實現(xiàn)；第4章詳細介紹了PXI數(shù)字I/O模塊的硬件設計，包括接口設計和功能電路設計；第5章介紹PXI的軟件設計，主闡述了PXI設備驅動的設計方法，以及本文所采用的DDK設計方案和具體的實現(xiàn)過程，并給出了最終的硬件測試結果和分析；第6章對本文做出了總結和展望。 2  系統(tǒng)總體方案設計本課題在深入研究PCI和PXI總線規(guī)范的基礎上，設計出符合規(guī)范的PXI接口電

24、路，實現(xiàn)出PXI數(shù)字傳輸功能，并完成板卡的驅動設計和應用程序開發(fā)，此外，在該PXI板卡中還嵌入了DSP模塊，用來實現(xiàn)數(shù)字正交解調。本設計采用的PXI機箱為凌華公司的PXIS-2670，板卡尺寸為3U（100 mm×160 mm）。2.1  模塊總體功能和技術指標2.1.1  PXI 總線技術指標及求 設計PXI總線接口就是在深入理解PXI總線數(shù)據(jù)傳輸協(xié)議的基礎上，將復雜的 PXI 總線數(shù)據(jù)傳輸協(xié)議通過一定的電路，轉化為本地簡單控制邏輯，從而簡化本地功能電路的數(shù)據(jù)，實現(xiàn)PXI總線儀器模塊的開發(fā)。本模塊采用寄存器基接口，它的設計應符合PXI規(guī)范，軟件編制符合VISA規(guī)

25、范。PXI總線接口主技術求如下：（1）符合PXI總線規(guī)范V2.0，包括機械、電氣、軟件均符合規(guī)范；（2）實現(xiàn)PXI總線基本的數(shù)據(jù)傳輸，其中包括寄存器、I/O和配置空間的讀寫；（3）完成PXI總線觸發(fā)中斷的設計，包括硬件中斷和軟件中斷的實現(xiàn)方法；（4）實現(xiàn)PXI總線猝發(fā)數(shù)據(jù)傳輸。2.1.2  數(shù)字傳輸模塊指標及求 PXI 數(shù)字I/O模塊是一個模塊化的小型數(shù)據(jù)輸入輸出系統(tǒng)。本模塊是PXI標準3U 尺寸模塊，模塊接口設計按照PXI總線標準設計。本模塊取消了傳統(tǒng)儀器的所有操作按鈕，模塊上無任何本地顯示，各種模塊功能的設置、數(shù)據(jù)和圖形顯示均通過對主控計算機中的軟面板的相應操作來完成。該模塊的主

26、功能是：通過選定主控計算機中的軟面板相應按鈕，來實現(xiàn)不同的數(shù)據(jù)輸入和輸出，需輸出的數(shù)據(jù)可以事先寫好在應用程序中，然后點擊輸出按鈕即可。本模塊的技術指標如下：（1）輸入輸出數(shù)據(jù)的最高位數(shù)為：16 bit；（2）輸入輸出數(shù)據(jù)的速率不低于：16 M字節(jié)/秒；（3）能夠實現(xiàn)DMA傳輸，猝發(fā)和非猝發(fā)的傳輸選擇。2.1.3  正交解調技術指標 本模塊采用的正交解調方法為數(shù)字法，之所以采用數(shù)字的方法一方面是因為信道模擬器前段已經將信號進行了A/D轉換，使得輸入信號變?yōu)槟M信號，另一方面，數(shù)字解調能夠達到比模擬解調更高的精度。在設計正交解調時，一定滿足幅度和相位求，此外，解調時間也有限制，因為輸入信

27、號是實時的。（1）能夠將25 MB/S的輸入信號解調為I/Q兩路信號；（2）求解調后兩路信號的相位誤差不超過0.5度，幅度相對誤差不超過0.1%；（3）求每個數(shù)據(jù)的處理時間不高于40 ns。2.2  模塊整體設計該模塊為信道模擬器中的主控部分，他包括一個完整的數(shù)字I/O系統(tǒng)和用于正交解調的DSP兩部分，具體的結構如圖2-1。 圖2-1  模擬器中的主控板結構2.2.1  PXI數(shù)字I/O模塊設計 由PCI總線控制器，F(xiàn)PGA，F(xiàn)IFO等模塊組成。PCI總線控制器實現(xiàn)PXI總線接口，F(xiàn)IFO作為數(shù)據(jù)輸入輸出的緩存器件，經FPGA控制后實現(xiàn)局部總線數(shù)據(jù)的讀寫

28、操作。具體的結構如圖2-2。數(shù)據(jù)傳輸流程為：輸入時，外部數(shù)據(jù)通過寫入FIFO后讀出傳入PCI9054局部總線，經PCI9054傳入到PXI總線；輸出時，數(shù)據(jù)經PXI總線送入PCI9054后經局部總線傳到輸出FIFO后，通過讀取FIFO實現(xiàn)數(shù)據(jù)的輸出。整個傳輸過程的時序由FPGA嚴格控制。 圖2-2  PXI系統(tǒng)結構圖根據(jù)模塊的總體功能求，模塊設計方案可分為兩大部分：PXI 接口部分；局部總線部分。1）PXI接口部分PXI接口部分是PXI總線與設備溝通的橋梁，這部分主深入研究PCI總線和 PXI總線規(guī)范，并在此基礎上提出了兩種實現(xiàn)方案，經過對比，選用一種實現(xiàn)了PXI總線接口。

29、2）局部總線部分局部總線是實現(xiàn)模塊具體功能的部分，本模塊為數(shù)據(jù)輸入輸出模塊。他主包括三大部分：（1）數(shù)據(jù)輸入FIFO：外部數(shù)據(jù)通過寫輸入FIFO被存儲，然后讀輸入FIFO將數(shù)據(jù)傳輸?shù)骄植靠偩€。（2）數(shù)據(jù)輸出FIFO：待輸出數(shù)據(jù)通過局部總線寫輸出FIFO被存儲，然后讀輸出FIFO將數(shù)據(jù)傳輸?shù)酵獠靠偩€。（3）FPGA：該模塊用來控制整個系統(tǒng)的時序，包括局部總線時序控制，F(xiàn)IFO的讀寫時序控制。2.2.2  DSP模塊設計 DSP用來將經A/D轉換后的數(shù)字信號解調成具有平行分量和垂直分量的兩路正交信號。他的電路結構如圖2-3 。兩個FIFO作為輸入緩存，F(xiàn)LASH為初始化程序引導，SDAR

30、M用于存儲信號處理過程中用到的數(shù)據(jù)。 圖2-3  DSP數(shù)據(jù)流圖 2.3  本章小結本章介紹了PXI總線數(shù)字傳輸模塊基本特性和主技術求，以及正交解調的設計方案和技術指標。結合總體性能指標，提出了該數(shù)字數(shù)字傳輸模塊的總體設計方案和DSP的設計框圖。 3  DSP及正交解調模塊設計本系統(tǒng)的正交解調部分是在DSP的硬件平臺中最終來實現(xiàn)，因此有必對DSP的硬件設計作一個簡單的介紹。在介紹完DSP的硬件設計后，本章還將詳細的闡述正交解調模塊的軟件算法實現(xiàn)和仿真結果，并對結果作必的分析。3.1  DSP硬件設計在進行數(shù)字信號處理時，選擇合適的數(shù)字

31、處理器非常重。數(shù)字信號處理往往需很高的實時性，即對處理時間有著很高的求；此外，對處理器的容量即存儲空間也有一定的限制。在進行大量復雜數(shù)據(jù)的處理時，經常需需足夠大容量的存儲起來保存信號處理過程中需用得的數(shù)據(jù)。當然，可以通過外部存儲器來擴展存儲空間，但這樣的話信號處理的速度就受到到限制。因此，選用DSP芯片時，主應考慮其性能能否滿足實時處理算法的求。具體說就是求選擇那些指令周期短、數(shù)據(jù)吞吐率高、通信能力強、指令集功能完備的處理器，同時兼顧成本、復雜程度、功耗和開發(fā)難易程度等因素。根基實際性能需，我們選擇了TI公司的DSPC6416數(shù)字處理器來搭建硬件平臺。目前，美國德州儀器（TI）公司的DSP數(shù)字

32、處理芯片占據(jù)DSP市場50%以上的份額，許多領域對于數(shù)字信號處理器的應用都是圍繞德州儀器所開發(fā)的DSP處理器來進行的。它是一種特別適合于進行數(shù)字信號處理運算的微處理器。3.1.1  DSPC6416簡介 TMS320C6416t是一款高性能的定點DSP，采用精簡指令集，它的硬件結構如圖3-1所示1617。              營生網-關注您的營生        論文關鍵詞

33、：PXI總線DSP正交解調現(xiàn)場可編程門陣列FIFODDK論文摘PXI是PCI在儀器領域的擴展（PCI Extension for Instrumentation），其技術規(guī)范是NI公司于 1997年9月1日推出的，現(xiàn)已有60多 .         本篇論文由網友投稿，3COME文檔只給大家提供一個交流平臺，請大家參考，如有版權問題請聯(lián)系我們盡快處理。它的DSP核包括64個32比特通用寄存器，8個獨立的功能單元，兩個32比特乘法器，6個算術執(zhí)行單元（ALU），最高可以同時并行執(zhí)行8條指令。它采用了改進的哈佛結構，具有

34、一級程序Cache，一級數(shù)據(jù)Cache，二級存儲器。哈佛結構的程序和數(shù)據(jù)空間分開，允許同時對程序指令和數(shù)據(jù)進行訪問，提供了很高的并行度，兩個讀和一個寫操作可以在一個周期里完成。因此并行存儲指令和專用指令可以在這種結構的得到充分利圖3-1  TMS320C6416t硬件結構用。另外，改進的哈佛結構使數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳送。并行性支持在一個機器周期里完成一系列算術、邏輯和位處理運算。同時，它提供了兩個獨立的EMIF （外部存儲器接口）接口（EMIFA和EMIFB），其中EMIFA提供了一個64比特的接口，EMIFB提供了一個16比特的接口，這為系統(tǒng)設計提供了極大的便利。同時，它

35、提供了64個獨立可編程EDMA通道，使得數(shù)據(jù)傳輸更加快捷和方便。同時1 GHZ的時鐘頻率，令我們的信號處理有更大的時間富余。此外，TI的CCS（Code Composer Studio）為我們提供了強大的DSP開發(fā)工具。CCS是TI公司推出的一個集成性DSPs開發(fā)工具，在一個開放式的插件（plug-in）結構下，CCS集成以下工具：（1）C6000代碼生成工具（包括C6000的C編譯器、匯編優(yōu)化器、匯編器和連接器）；（2）軟件模擬器（Simulator）；（3）實時操作系統(tǒng)DSP/BIOS；（4）主機與目標機之間的實時數(shù)據(jù)交換軟件RTDX；（5）實時分析（real-time analysis）

36、和數(shù)據(jù)可視化（data visualization capabilities）軟件。3.1.2  DSPC6416外圍存儲電路設計 本模塊的主數(shù)據(jù)流程如下圖。從圖中可以看出，DSP主包括三個外圍器件，即FIFO，F(xiàn)LASH和SDRAM。其中FIFO是用來緩沖輸入輸出數(shù)據(jù)，F(xiàn)LASH主用來上電引導程序，SDRAM主用來存儲數(shù)據(jù)處理過程中需用的的一些數(shù)據(jù)。其中FIFO與DSP的EMIFB的BCE2空間相連，采用異步接口連接的方式。SDRAM與DSP的EMIFA的ACE0空間相連，作為大容量的數(shù)據(jù)緩存18 。圖3-2  FIFO的輸出與DSP的EMIFB的連接采用FPGA的輸出時

37、鐘作為FIFO的工作時鐘，由FPGA里面的鎖相環(huán)產生，F(xiàn)IFO的HF（半滿標志）作為事件觸發(fā)DSP的4號和6號EDMA事件。HY97V283220T是hynix公司推出的一種單片存儲容量高達128 Mbits, 即4M字節(jié)的32bits字寬高速SDRAM芯片。HY97V283220T采用CMOS工藝，它的同步接口和完全流水線的內部結構使其擁有極大的數(shù)據(jù)傳輸速率, 可以工作在高達133 MHz 的時鐘頻率下, 刷新頻率為每64毫秒4096次。該SDRAM芯片內部有四個存儲體（bank），通過行、列地址分時復用系統(tǒng)地址總線對不同存儲體內不同頁面的具體存儲單元進行讀寫訪問尋址。在進行讀操作之前, 必

38、須預先激活SDRAM內對應的存儲體, 并選擇存儲器的某一行, 然后送入列地址讀取需的數(shù)據(jù)。從輸出列地址到SDRAM 返回相應數(shù)據(jù)之間存在一個存取延遲。如果訪問新的頁面, 則先需關閉所有的存儲體, 否則已打開的頁面將一直有效。在寫操作之前, 由于已經預先激活了有關的行地址, 因此可以在輸出列地址的同時輸出數(shù)據(jù), 沒有延遲。由于HY97V283220T屬于32 Bit字寬的64 Mbit SDRAM芯片, 而C6416 的EMIFA時64 Bit 字寬的同步外存儲接口,為了使整個系統(tǒng)的存儲空間保持連續(xù), 本設計使用了兩SDRAM 與DSP 芯片組成實際大小為256 Mbit的外部存儲系統(tǒng)。具體的電

39、氣連接框圖如圖3-3所示。 圖3-3  DSP與SDRAM連接示意圖在對TMS320C6416外接FLASH存儲器編程之前，必須對TMS320C6416的啟動模式進行配置。C6416DSP可以有三種啟動模式：不加載、ROM加載、主機加載。在本系統(tǒng)中我們選擇ROM加載啟動模式，TMS320C6416的啟動模式由TMS320C6416的EMIFB的地址總線BEA19：18（BOOTMODE1：0）決定，DSP在復位期間檢測這兩位的高低電平決定其引導模式。TMS320C6416引導模式配置表如下表3-1：使用AMD公司容量為4 M x 8 Bit的Am29LV033C FLASH

40、啟動TMS320C6416，在硬件配置中，將TMS320C6416的C18管腳接一個1 k下拉電阻和D18管腳接一個1 k上拉電阻，以確保系統(tǒng)工作的可靠性。當系統(tǒng)上電TMS320C6416脫離復位狀態(tài)后，TMS320C6416能自動從FALSH中讀取數(shù)據(jù)并存放于TMS320C6416內部從0 KB地址開始的空間（TMS320C6416內部有1 MB緩存），然后1 KB地址開始執(zhí)行程序。表3-1  TMS320C6416引導模式配置表BOOTMODE1:0BOOT  PROCESS00系統(tǒng)不啟動01使用HPI口進行啟動10使用EMIFB口8位ROM進行啟動11系統(tǒng)保留由于4

41、MB的Flash ROM有22根地址線，而TMS320C6416只有20根地址線，因此加入FPGA，對Flash進行分頁，這里共分4頁，每頁1 MB。DSP與FLASH硬件連接圖如圖3-4所示：  圖3-4  EMIFB與FLASH硬件連接圖3.1.3  C6416 JTAG電路設計 JTAG是基于IEEE1149.1標準的一種邊界掃描測試方式（Boundary-scan Test），TI為其大多數(shù)DSP提供了JTAG端口支持，C6416也不例外，結合配套的仿真調試軟件（Emulator），可以訪問DSP的所有資源。仿真器通過一個14 pin的接插件與芯片的JTA

42、G端口進行通信。圖35是14 pin接插件上的信號定義，圖3-6是C6416 JTAG端口與14 pin Header的連接關系：3.1.4  DSP電源設計 C6000系列DSPs需兩種電源，分別為CPU核心和周邊I/O接口供電。周邊I/O電壓求3.3 V，CPU核心電壓則隨功耗技術的發(fā)展，逐漸從2.5 V降到1.8 V、1.5 V、1.2 V和1.0 V，本系統(tǒng)中選用的C6416 DSP核電壓為1.2 V，最新一代C6000處理器，已經在開發(fā)核心電壓<1 V的芯片。        圖3-5 JTAG引腳定

43、義圖                       圖3-6 C6000與JTAG連接圖因為需兩種電壓，所以考慮供電系統(tǒng)的配合問題。加電過程中，應當保證內核電源（CVDD）先上電，最晚也應該與I/O電源（DVDD）一起加。關閉電源時，先關閉DVDD,再關閉CVDD。如果實際系統(tǒng)中只能先給DVDD加電，那么必須保證再整個加電過程中，DVDD不會超出CVDD 2 V。在有一定安全措施

44、的前提下，允許兩個電源同時加電，兩個電源都必須在25 ms內達到規(guī)定電平的95%。圖3-7  DSP6416電源電路講究供電次序的原因在于：如果僅CPU內核獲得供電，周邊I/O沒有供電，對芯片不會產生損害，只是沒有輸入輸出功能而已；如果反過來，周邊I/O得到供電而CPU內核沒有加電，那么芯片緩沖/驅動部分的晶體管將在一個未知的狀態(tài)下工作，這是非常危險的。為了滿足上面的求，我們選擇了如圖3-7電源電路。3.2  正交解調模塊設計3.2.1  正交解調簡介 在現(xiàn)實中，可物理實現(xiàn)的信號都是實信號。現(xiàn)在以一個實的窄帶信號為例進行分析，該信號可以表示為： 

45、0;                                                  （3-

46、1）很顯然，光有這一個等式不可能求得信號中含有的信息。于是在此引入了正交變換的概念。我們知道實信號的頻譜具有共軛對稱性，即其正負頻率幅度分量對稱，而相位分量相反，所以只需知道其正頻部分或負頻部分就可以知道完整的信號信息了。在此基礎上可以構造一個只含正頻分量的新信號。首先，引入一個階躍濾波器：                         

47、0;                                （3-2）其沖激函數(shù)為：                

48、60;                                                 

49、60;                          （3-3）則，                       &

50、#160;                                      （3-4）                        &