基于FPGA的16QAM調(diào)制解調(diào)電路設(shè)計(jì)

1、編 號(hào):審定成績(jī):重慶郵電大學(xué)畢業(yè)設(shè)計(jì)(論文設(shè)計(jì)(論文題目:基于 FPGA 的 16QAM 調(diào)制解調(diào)電路設(shè)計(jì)學(xué) 院 名 稱 :自動(dòng)化學(xué) 生 姓 名 :趙國(guó)強(qiáng)專(zhuān) 業(yè) :機(jī)械設(shè)計(jì)制造及其自動(dòng)化班 級(jí) :0841003學(xué) 號(hào) :2010213292指 導(dǎo) 教 師 :周?chē)疝q組 負(fù)責(zé)人 :張開(kāi)碧填表時(shí)間:2014 年 5 月重慶郵電大學(xué)教務(wù)處制摘 要正交振幅調(diào)制(QAM 技術(shù)有著非常廣泛的應(yīng)用范圍,不僅在移動(dòng)通信領(lǐng)域應(yīng)用,而且在 有線電視傳輸、數(shù)字視頻廣播衛(wèi)星通信(DVB-S 等領(lǐng)域也都得到廣泛應(yīng)用。它在調(diào)制過(guò)程中 利用了相位和幅度兩維空間資源,比只利用單一維度空間資源的 PSK 和 ASK 調(diào)制方式

2、頻譜 利用率高, 不僅如此, QAM 的星座點(diǎn)比 PSK 的星座點(diǎn)更分散, 星座點(diǎn)之間的距離因此更大, 所以能提供更好的傳輸性能。本文在對(duì) QAM 調(diào)制解調(diào)的基本原理、 調(diào)制端的基帶成形理論研究的基礎(chǔ)上, 通過(guò) Matlab 軟件的 Simulink 仿真平臺(tái)實(shí)現(xiàn)了 16QAM 調(diào)制解調(diào)系統(tǒng)的建立及實(shí)驗(yàn)驗(yàn)證。之后利用 Alera 公司的 Quartus II軟件加載 ModelSim 作為軟件開(kāi)發(fā)環(huán)境,設(shè)計(jì)并實(shí)現(xiàn)了 16QAM 調(diào)制解調(diào)系 統(tǒng)的串并轉(zhuǎn)換、差分和星座映射、 DDS 和加法器等關(guān)鍵模塊。關(guān)于載波信號(hào)發(fā)生器的設(shè)計(jì), 本文釆取傳統(tǒng) DDS 采用的正弦查表來(lái)實(shí)現(xiàn) DDS 中相位幅度的轉(zhuǎn)換

3、。本文主要研究了基于 FPGA 的 16QAM 調(diào)制與解調(diào)的實(shí)現(xiàn)。釆用 Verilog 硬件描述語(yǔ)言對(duì) 16QAM 調(diào)制解調(diào)系統(tǒng)中的關(guān)鍵模塊進(jìn)行描述, 完成了功能上的仿真驗(yàn)證, 通過(guò)對(duì)比驗(yàn)證了設(shè) 計(jì)的正確性,為下一步的硬件實(shí)現(xiàn)打下了很好的基礎(chǔ)。說(shuō)明了 QAM 調(diào)制和解調(diào)的原理, ,然 后對(duì)各系統(tǒng)組成模塊分析與仿真之后提出基于 FPGA 的 16QAM 調(diào)制與解調(diào)的總體設(shè)計(jì)方案。 最后用 Verilog 語(yǔ)言編寫(xiě)程序完成了整個(gè)系統(tǒng)的仿真, 并對(duì)編好的程序其進(jìn)行了編譯調(diào)試。 首 先對(duì) 16QAM 調(diào)制解調(diào)總體進(jìn)行了系統(tǒng)仿真;然后用 Verilog 語(yǔ)言在 Quartus II 軟件平臺(tái)下完 成了系

4、統(tǒng)各功能模塊的編寫(xiě)、功能與時(shí)序仿真和綜合,最后把各模塊組成的頂層原理圖編譯 成的程序下載到 EPMC20T100C5芯片上,手動(dòng)輸入基帶信號(hào),經(jīng)過(guò)芯片處理后,基帶信號(hào)得 以有效恢復(fù)?！娟P(guān)鍵詞】 正交振幅調(diào)制 FPGA 調(diào)制解調(diào) 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列ABSTRACTQAM(Quadrature Amplitude Modulation is a new modulation technique, because of the use of phase and amplitude two-dimensional space resources in the modulation process,

5、it has a higher efficiency than PSK and ASK modulation witch use only a single dimension of space resources. Moreover, the QAM constellation points of PSK constellation points more dispersed, the distance between the constellation points is therefore, so it is able to provide better transmission per

6、formance. With the rise of third generation mobile communication and the transmission capacity increases, M-ary quadrature amplitude modulation of MQAM (Multiple quadrature the Amplitude Modulation will be more widely used. This paper studies the realization of FPGA-based 16QAM modulation and demodu

7、lation. Firstly, the principle of QAM modulation is presented, and the modeling of the 16QAM modulation&demodulation system is built with the SystemView software.Then, by way of analyzing system composition modules and partial simulation, the design of the l6QAM modulation system based on FPGA i

8、s put forwards. Finally the whole system simulation is realized with Verilog, And programmed to compile debug. In this paper, the principle and design method of carrier recovery, quadrature coherent demodulator, FIR low pass filter and sampling and decision are detailedly introduced.Firstly, The sys

9、tem of 16QAM is simulated with SystemView. Then, each functional module is implemented with Verilog HDL on the Quartus II sofiware flat, and the function&timing simulation and the synthesis are finished. Finally, the program compiled from the top schematic diagram is downloaded to the EP2C35F672

10、C6N chip and when manually entered the baseband signal, the signal can be effectively recovered.【 Key words 】 Quadrature amplitude modulation FPGA modulation demodulation field programmable logic gate array目 錄前 言 . . - 1 - 第一章 概 述 . . - 3 - 第一節(jié) 課題研究背景及意義 . . - 3 - 第二節(jié) QAM 技術(shù)現(xiàn)狀與發(fā)展 . - 3 - 第三節(jié) 本文內(nèi)容和結(jié)構(gòu)

11、 . . - 5 - 第四節(jié) 本章小結(jié) . . - 5 - 第二章 QAM 調(diào)制解調(diào)整體設(shè)計(jì) . - 6 - 第一節(jié) 16QAM 調(diào)制的方法和原理 . - 6 - 第二節(jié) 16QAM 解調(diào)方法和原理 . - 8 - 第三節(jié) 本章小結(jié) . . - 9 - 第三章 QAM 調(diào)制器分模塊設(shè)計(jì) . - 10 - 第一節(jié) FPGA 概述 . - 10 - 第二節(jié) 串 /并轉(zhuǎn)換模塊 . - 12 - 第三節(jié) DDS 載波和線性加法器模塊 . . - 13 - 第四節(jié) 差分編碼和星座映射模塊 . . - 22 - 第五節(jié) 時(shí)鐘分頻模塊 . . - 25 - 第六節(jié) 本章小結(jié) . . - 27 - 第四章 Q

12、AM 解調(diào)器分模塊設(shè)計(jì) . - 28 - 第一節(jié) 解調(diào)器頂層模塊設(shè)計(jì) . . - 28 - 第三節(jié) DDS 載波恢復(fù)模塊設(shè)計(jì) . . - 33 - 第四節(jié) 乘法器模塊設(shè)計(jì) . . - 37 - 第四節(jié) 低通濾波器模塊設(shè)計(jì) . . - 38 - 第五節(jié) 采樣判決模塊設(shè)計(jì) . . - 39 - 第六節(jié) 電平轉(zhuǎn)換模塊設(shè)計(jì) . . - 41 - 第七節(jié) 本章小結(jié) . . - 41 - 第五章 調(diào)制解調(diào)系統(tǒng)的仿真 . . - 42 - 第一節(jié) 仿真參數(shù)設(shè)置 . . - 42 - 第二節(jié) 仿真結(jié)果 . . - 42 -一、 16QAM 調(diào)制器的仿真結(jié)果 . - 42 -二、 16QAM 解制器的仿真結(jié)果

13、. - 46 - 第三節(jié) 仿真結(jié)果分析 . . - 49 - 第五節(jié) 本章小結(jié) . . - 49 -結(jié) 論 . . - 51 - 致 謝 . . - 52 - 參考文獻(xiàn) . . - 53 - 附 錄 . . - 54 -一、英文原文 . . - 54 -二、英文翻譯 . . - 61 -三、源程序 . . - 67 -四、其他 . . - 73 -前 言在許多領(lǐng)域現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA 芯片都有廣泛的應(yīng)用,尤其是在數(shù)字通信 領(lǐng)域當(dāng)中, FPGA 極強(qiáng)的實(shí)時(shí)性和并行處理能力能夠完成對(duì)信號(hào)的實(shí)時(shí)處理。傳統(tǒng)的 觀點(diǎn)通常認(rèn)為在大規(guī)模的數(shù)字系統(tǒng)開(kāi)發(fā)中應(yīng)用 FPGA 功耗過(guò)大且過(guò)于昂貴,一般用來(lái) 創(chuàng)建

14、原型比較好?，F(xiàn)在, DSP 在成本和功耗上都己經(jīng)被 FPGA 超越了。例如 Xilinx 公 司的 Spartan-3A DSP 系列, 它移入了高端 Virtex 5系列的 DSP 性能,而賣(mài)價(jià)最高才 20美分。而 TI 公司的 C64X 系列和 AD 公司的 Blackfm 系列處理器,其價(jià)格一般都 在 5 30美分之間。從根本上講 DSP 只是適合于串行算法,通常多處理器系統(tǒng)是非常 昂貴的, 而且也僅僅只適合粗粒度的并行運(yùn)算 ; 但是 FPGA 可以在片內(nèi)實(shí)現(xiàn)細(xì)粒度從 而完 成高度并行的運(yùn)算。 DSP 和 FPGA 兩者各有所長(zhǎng),實(shí)現(xiàn)時(shí),一般都是配合使用, 通常是利用 FPGA 的可重配

15、置和高并行度作 FIR 、 FFT 等的協(xié)處理器,而用 DSP 作主 處理器。新的趨勢(shì)己經(jīng)表明,再與主流 DSP 的競(jìng)爭(zhēng)當(dāng)中, FPGA 已經(jīng)能夠不用受到價(jià)格的 約束。 此外, FPGA 擁有比 DSP 更加強(qiáng)大的計(jì)算能力。 例如, 20美分的 Spartan-3 ADSP性能可高達(dá)每秒 200億條乘法累加操作(GMACs, 同樣單價(jià) 30 美分的 600MHz C64x DSP, 其每秒的累加操作僅僅是 25億條,前者在性能上比 后者高了一個(gè)數(shù)量級(jí)。數(shù)字 通信系統(tǒng)中有許多關(guān)鍵技術(shù),如軟件無(wú)線電、 CDMA 技術(shù)、多用戶檢 測(cè)等技術(shù)都需 要依靠髙性能、高速的并行處理器來(lái)實(shí)現(xiàn)。隨著近些年來(lái)這些應(yīng)

16、用 的日益多樣化, FPGA 已經(jīng)演變成了構(gòu)件內(nèi)核,而不再是傳統(tǒng)意義上的一塊獨(dú)立芯片?，F(xiàn)在,已經(jīng)可 以把 FPGA 和 DSP 核集成在一起, FPGA 芯片在一些具體方 面的應(yīng)用也隨之得到了極 大地推動(dòng),如用于基帶調(diào)制解調(diào)、實(shí)現(xiàn)語(yǔ)音合成、系統(tǒng) 控制以及糾錯(cuò)編碼等功能;用 來(lái)實(shí)現(xiàn)定時(shí)的恢復(fù)、基帶調(diào)制解調(diào)功能、頻率控制和自動(dòng)增益、脈沖整形、符號(hào)檢測(cè) 和匹配濾波器等。特別是應(yīng)用在調(diào)制解調(diào)器中,需要大量的復(fù)雜數(shù)學(xué)運(yùn)算,同時(shí)對(duì)調(diào) 制解調(diào)器的重量、功耗和大小都特別關(guān)注, 這就對(duì) FPGA 提出了更高的要求,隨著 FPGA 速度的提高調(diào)制解調(diào)器的速度也不斷提高。 FPGA 在數(shù)字通信領(lǐng)域的應(yīng)用, 極大 地

17、推動(dòng)了 SOC 的發(fā)展,同時(shí)也讓現(xiàn)代 通信系統(tǒng)的性能得到了大大的改善。對(duì)于當(dāng)今 的數(shù)字通信設(shè)備,一片 FPGA 就己經(jīng)具備了系統(tǒng)級(jí)的處理能力。比如,在現(xiàn)在的第三 代無(wú)線通信中,單片 FPGA 不僅能完成信道和信源方面的物理層處理操作,同時(shí)還能 對(duì)高層信令進(jìn)行處理和控制,而對(duì)信令的操作則更多是通過(guò) FPGA 當(dāng)中內(nèi)嵌的軟核 CPU 和硬核 CPU 來(lái)完成的。隨著無(wú)線通信的帶寬更多的向 CDMA 等標(biāo)準(zhǔn)進(jìn)行轉(zhuǎn)移, 以及高速數(shù)據(jù)傳送網(wǎng)絡(luò)對(duì) XDSL 的要求越來(lái)越高,基于內(nèi)嵌 CPU/DSP的 FPGA SOC 將有更為廣闊的應(yīng)用發(fā)展前途。今后高速 DSP 應(yīng)用技術(shù)必將是以系統(tǒng)芯片為核心,而且信息處理

18、速度將突破每秒十億次乘加運(yùn)算,所以唯有 FPGA 芯片才能擔(dān)當(dāng)此重任。 基于 FPGA 的嵌入式系統(tǒng)不僅具有單片機(jī)嵌入式系統(tǒng)和其他微處理器所不具備的技術(shù) 特性及優(yōu)點(diǎn),而且可以通過(guò)利用并行算法操作使其具備更高速的數(shù)字信號(hào)處理能力, 從而為系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)提供了更為有力的支持。第一章 概 述第一節(jié) 課題研究背景及意義現(xiàn)代社會(huì)移動(dòng)用戶數(shù)量的不斷增加, 傳統(tǒng)通信系統(tǒng)的容量越來(lái)越不能滿足通信的要 求而可用頻帶資源有限, 同時(shí)不能靠無(wú)限增加頻道數(shù)目來(lái)解決系統(tǒng)容量問(wèn)題。 此外語(yǔ)音、 圖像、音樂(lè)等信源直接轉(zhuǎn)換而得到的電信號(hào)頻譜比較低,其頻譜特點(diǎn)是低通頻譜,有些 包括直流分量也有些可能不包含,其最高頻率和最低頻

19、率的比值一般都比較大,比如語(yǔ) 音信號(hào)的頻譜范圍大概為三百到三千赫茲,這種信號(hào)被稱為基帶信號(hào)。為了使基帶信號(hào) 能夠在頻帶信道上進(jìn)行傳輸, 比如無(wú)線信道, 同時(shí)也為了能夠同時(shí)傳輸多路基帶信號(hào), 就需要采用調(diào)制和解調(diào)的技術(shù)。調(diào)制解調(diào)研究的主要內(nèi)容包括:調(diào)制的原理、解調(diào)的原 理、已調(diào)信號(hào)的產(chǎn)生方法、解調(diào)的實(shí)現(xiàn)方法等。調(diào)制是指為了適應(yīng)倍道傳輸?shù)囊?把 基帶信號(hào)的頻譜搬移到一定的頻帶范圍。對(duì)基帶信號(hào)進(jìn)行調(diào)制的目的主要有:進(jìn)行頻率 分配、減少噪聲和干擾的影響、實(shí)現(xiàn)多路復(fù)用和克服設(shè)備的限制等。第二節(jié) QAM 技術(shù)現(xiàn)狀與發(fā)展以前的通信系統(tǒng)為模擬通信系統(tǒng), 所以調(diào)制技術(shù)是由模擬信號(hào)的調(diào)制與解調(diào)技術(shù)最 初開(kāi)始發(fā)展

20、的。后來(lái)數(shù)字通信系統(tǒng)得到了迅速的發(fā)展,隨之而來(lái)的是數(shù)字調(diào)制技術(shù)的廣 泛應(yīng)用和迅速發(fā)展。隨著現(xiàn)在日益增多的各種通信系統(tǒng)數(shù)量,為了更好的充分利用緊張 的頻譜資源,廣大通信科研工作者致力于研究頻譜利用率更高的新型數(shù)字調(diào)制方式,而 且原 CCITT (國(guó)際電報(bào)電話咨詢委員會(huì) 也一直在促進(jìn)并鼓勵(lì)開(kāi)發(fā)新奇的頻譜使用技術(shù), 為使各種通信系統(tǒng)能夠有效的進(jìn)行通信,原 CCITT 科學(xué)地將頻段分別分配給各個(gè)通信 系統(tǒng),因而許多科研院所,用戶個(gè)體和通信公司都在通過(guò)開(kāi)發(fā)先進(jìn)的調(diào)制技術(shù)用以提高 頻譜利用率提高頻譜利用率是人們?cè)O(shè)計(jì)和規(guī)劃通信系統(tǒng)的關(guān)注焦點(diǎn)之一, 同時(shí)也是提高 通信系統(tǒng)容量的重要措施。頻譜利用率越高,就要求

21、已調(diào)信號(hào)所占的帶寬要越窄。在數(shù) 字調(diào)制系統(tǒng)中的頻譜利用率主要是指?jìng)鬏數(shù)男蕟?wèn)題。如果系統(tǒng)的頻帶利用率高,就表 明通信系統(tǒng)具有較高的傳輸效率,反之傳輸效率就低。從上面對(duì)頻譜利用率的定義可以 發(fā)現(xiàn),要使得通信系統(tǒng)的頻譜利用率有所提高主要可以兩種途徑:一是通過(guò)提高該調(diào)制 系統(tǒng)的傳信率即信息傳輸速率,二是降低己調(diào)信號(hào)所占用的頻帶寬度。振幅和相位聯(lián)合調(diào)制技術(shù)作為本課題的研究對(duì)象, 就是一種近些年來(lái)獲得了飛速發(fā)展的調(diào)制技術(shù),該技術(shù)就具有極高的信息傳輸速。正交幅度調(diào)制是一種振幅與相位相結(jié) 合的高階調(diào)制方式,具有較高的頻帶利用率和較好的功率利用率,現(xiàn)如今已在中、大容 量數(shù)字微波通信系統(tǒng)、衛(wèi)星通信等領(lǐng)域中得到廣

22、泛運(yùn)用。隨著第三代移動(dòng)通信系統(tǒng)的日 趨成熟,頻譜利用率較高的 QPSK 及 QAM 調(diào)制解調(diào)方式都會(huì)得到更多的采用。尤其是 多進(jìn)制 QAM (16QAM ,由于其頻帶利用率高,在通信業(yè)務(wù)日益增多使得頻帶利用率 成為主要矛盾的情況下,正交幅度調(diào)制方式是一種比較好的選擇。除了要解決提高語(yǔ)音 服務(wù)質(zhì)量問(wèn)題, 第三代移動(dòng)通信系統(tǒng)更要解決如何在有限頻帶資源中提供多媒體綜合業(yè) 務(wù)的問(wèn)題。所以,在選擇調(diào)制方案時(shí),第三代移動(dòng)通信系統(tǒng)考慮的就不能只是抗干擾性 能,頻帶利用率與靈活性應(yīng)該予以更多考慮。低容量、低速率的語(yǔ)音服務(wù)能被傳統(tǒng)的調(diào) 制方案所適用,但高容量、高速率的多媒體業(yè)務(wù)卻難以滿足。而正交振幅調(diào)制 QAM

23、 具 有高頻譜利用率,能根據(jù)信號(hào)傳輸環(huán)境與信號(hào)源的不同自適應(yīng)地調(diào)整調(diào)制速率等優(yōu)點(diǎn), 因此可以有效緩解可用頻帶緊張的情況及實(shí)現(xiàn)多速率的多媒體綜合業(yè)務(wù)傳輸。傳統(tǒng)數(shù)字調(diào)制方式下, 通常單碼元攜帶 l bit的信息, 但 QAM 調(diào)制信號(hào)的幅度和相 位均攜帶信息,隨著 16QAM 中 M 的增大,調(diào)制信號(hào)所攜帶的信息量也相應(yīng)增加,例 如 16QAM 中一個(gè)碼元攜帶 4bit 的信息, 64QAM 中一個(gè)碼元攜帶 6bit 的信息, 由此可 知, 16QAM 中一個(gè)碼元攜帶 N bit(2N M的信息, 這極大地提高了信道頻譜利用率。 因此,在通信傳輸領(lǐng)域, QAM 調(diào)制方式得到了廣泛的應(yīng)用。而且, Q

24、AM 得到了廣泛 應(yīng)用還有一個(gè)重要原因,那即是 QAM 碼間距比 MASK , MPSK 的要大,所以在提高 頻帶利用率基礎(chǔ)上,誤碼率更小。QAM 并不是一種新的調(diào)制方式, QAM 在有線通信系統(tǒng)中的應(yīng)用早在 10多年前就 已經(jīng)開(kāi)始了,但直到最近幾年,它在無(wú)線信道中的應(yīng)用才開(kāi)始興起,在數(shù)字電視這樣 的寬帶通信系統(tǒng)中 QAM 應(yīng)用較多,但在無(wú)線窄帶通信系統(tǒng)中的應(yīng)用還非常少。研究 QAM 調(diào)制的文章很多, 可多數(shù)是討論如何應(yīng)用于數(shù)字電視系統(tǒng)的文章, 而且這些文章 研究的重點(diǎn)集中在解調(diào)中的載波提取部分,對(duì) QAM 調(diào)制解調(diào)的整個(gè)系統(tǒng)進(jìn)行完整的 論述的文章很少。在實(shí)現(xiàn)方法及過(guò)程中,多數(shù)文章內(nèi)容以軟件仿

25、真為主,而且大多文 章只實(shí)現(xiàn)系統(tǒng)的某個(gè)模塊,介紹用 FPGA 硬件實(shí)現(xiàn)的文章更是寥寥無(wú)幾。而如今,無(wú)線寬帶數(shù)字通信的“軟件無(wú)線電”設(shè)計(jì)方案越來(lái)越受到工程師們的青 睞。所謂軟件無(wú)線電,即在一個(gè)開(kāi)放的、標(biāo)準(zhǔn)化的、模塊化的通用硬件平臺(tái)上,通信 功能由軟件完成。由于代碼具有靈活性,開(kāi)放性的特點(diǎn),軟件無(wú)線電系統(tǒng)的實(shí)現(xiàn)也具 有高度的靈活性,開(kāi)放性。調(diào)制解調(diào)器作為軟件無(wú)線電技術(shù)研究的核心內(nèi)容之一,如 何實(shí)現(xiàn)調(diào)制解調(diào)器的軟件化是實(shí)現(xiàn)軟件無(wú)線電通用性、開(kāi)放性的關(guān)鍵環(huán)節(jié)。多數(shù)傳統(tǒng) 的數(shù)字調(diào)制解調(diào)是利用專(zhuān)門(mén)的調(diào)制解調(diào)芯片實(shí)現(xiàn)的,固化的硬件極大限制了設(shè)計(jì)的靈 活性。本文在 FPGA 這一軟件無(wú)線電平臺(tái)上采用 veri

26、log 語(yǔ)言的方式實(shí)現(xiàn) 16QAM 調(diào)制 解調(diào),靈活性好。第三節(jié) 本文內(nèi)容和結(jié)構(gòu)近些年,對(duì)數(shù)字 QAM 調(diào)制解調(diào)研究的相關(guān)文獻(xiàn)比較多。數(shù)字 QAM 調(diào)制解調(diào)技術(shù) 自提出至今雖然己經(jīng)得到長(zhǎng)足的發(fā)展,但研究的重心往往偏于 QAM 調(diào)制解調(diào)的各種 模塊的算法實(shí)現(xiàn)。關(guān)于如何運(yùn)用這些模塊搭建一個(gè)完整的 QAM 調(diào)制解調(diào)系統(tǒng),并使 其滿足設(shè)計(jì)性能的要求,目前相關(guān)的研究方法并不是很多。另外無(wú)線信道的復(fù)雜度對(duì) QAM 解調(diào)也提出了嚴(yán)峻的挑戰(zhàn)。 所以, 研究 QAM 調(diào)制解調(diào)技術(shù)及其 FPGA 實(shí)現(xiàn)有著 及其重要的現(xiàn)實(shí)意義。本課題主要將對(duì) QAM 調(diào)制解調(diào)技術(shù)進(jìn)行研究,在深入研究理論的基礎(chǔ)上完 成調(diào) 制解調(diào)系統(tǒng)

27、中關(guān)鍵模塊的設(shè)計(jì)實(shí)現(xiàn)。 本文主要討論了 16QAM 調(diào)制解調(diào)器中載波恢復(fù)、 正交相干解調(diào)、 要求在一片 FPGA 芯片上實(shí)現(xiàn), 工作量較大, 具有一定難度。 利用 Quartus II 軟件搭建了 16QAM 調(diào)制解調(diào)系統(tǒng),是系統(tǒng)算法的快速實(shí)驗(yàn)平臺(tái),對(duì)整個(gè)系統(tǒng)有著 舉足輕重的作用。載波恢復(fù)采用 DDS 實(shí)現(xiàn),既簡(jiǎn)單又快速。采樣判決采用門(mén)限設(shè)計(jì)來(lái) 實(shí)現(xiàn)。第四節(jié) 本章小結(jié)第一章介紹了課題背景、意義、 QAM 技術(shù)發(fā)展概要及應(yīng)用現(xiàn)狀和論文內(nèi)容。 第二章分析了 16QAM 調(diào)制解調(diào)的整體設(shè)計(jì), 16QAM 頂層模塊原理和程序?qū)崿F(xiàn)。 第三章分析了 16QAM 調(diào)制的原理與設(shè)計(jì), 16QAM 發(fā)送端各個(gè)模

28、塊的程序?qū)崿F(xiàn)。 第四章分析了 16QAM 解調(diào)的原理與設(shè)計(jì), 16QAM 接收端各個(gè)模塊的程序?qū)崿F(xiàn)。 第五章給出了各個(gè)分模塊在 Quartus II軟件平臺(tái)上的仿真結(jié)果和調(diào)制、解調(diào)系統(tǒng)整 體調(diào)試。第六章總結(jié)了本文的主要內(nèi)容和創(chuàng)新點(diǎn),指明了下一步的研究方向。第二章 QAM 調(diào)制解調(diào)整體設(shè)計(jì)引言:正交幅度調(diào)制 16QAM 是一種振幅和相位的聯(lián)合鍵控。在多進(jìn)制聯(lián)合 鍵控體制中,相位鍵控的帶寬和功率占用方面都具有優(yōu)勢(shì),即帶寬占用小和比特 信噪比要求低。 因此 MPSK 和 MDPSK 體制為人們所喜用。但是,在 MPSK 體制 中,隨著 M 的增大,相鄰相位的距離逐漸減小,使噪聲容限隨之減小,誤碼率難

29、 于保證。 為了改善在 M 大時(shí)的噪聲容限, 發(fā)展出了 QAM 體制。 在 QAM 體制中, 信號(hào)的振幅和相位作為兩個(gè)獨(dú)立的參量同時(shí)受到調(diào)制 1。本章介紹了 16QAM 調(diào) 制解調(diào)的原理, 對(duì)原理及性能進(jìn)行了數(shù)學(xué)分析, 揭示了 16QAM 體制的優(yōu)勢(shì)所在, 并用 SystemView 軟件對(duì)整個(gè)系統(tǒng)進(jìn)行行為級(jí)的仿真,為之后的 FPGA 實(shí)現(xiàn)提供 了理論依據(jù)和可行性驗(yàn)證。第一節(jié) 16QAM 調(diào)制的方法和原理16QAM 調(diào)制信號(hào)可以表示為:2( ( ( j ft m e mc ms u t R A jA g t e =+, (1,2,., ,0 m M t T =式中 mc A 和 ms A 是電

30、平值,這些電平值是通過(guò)將 2比特序列映射為二進(jìn)制 4電平振 幅而獲得的, ( g t 為信號(hào)脈沖, f 是正交載波頻率, M 為進(jìn)制數(shù), 16QAM 調(diào)制 中 M 為 16。在調(diào)制過(guò)程中,作為調(diào)制信號(hào)的輸入四路數(shù)據(jù)兩兩結(jié)合,分別進(jìn)入 兩個(gè)電平轉(zhuǎn)換器,轉(zhuǎn)換成兩路 4電平數(shù)據(jù),兩路 4電平數(shù)據(jù) mc A 和 ms A 分別被載波 cos 2ft 和 sin 2ft 調(diào)制,然后相減,即可得到 16QAM 信號(hào)。例如一個(gè) 16位正交幅度調(diào)制信號(hào)的星座圖如圖 2.1所示,該星座圖是通過(guò)用 16QAM 中 M =4PAM 的信號(hào)對(duì)每個(gè)正交載波進(jìn)行振幅調(diào)制再將兩路幅值映射到 x , y 軸得到的,星座點(diǎn)數(shù)為

31、 4416=。 圖 2.1 M=16的 QAM 信號(hào)星座圖同時(shí) 16QAM 調(diào)制信號(hào)還可以這樣表示:2( ( m j j f t m e m u t R V e g t e =(1, 2, . . . , , 0m M t T = (2.2 (cos(2, m m V g t ft =+ 上式中 m V =1tan (/ m ms mc A A -=,由此可以看出, QAM 調(diào)制信號(hào)可 以看成是幅度和相位的聯(lián)合調(diào)制。如果 2k M =,那么 QAM 方法就可以達(dá)到以符號(hào)速率 /B R k 同時(shí)發(fā)送 2log k M =個(gè)二進(jìn)制數(shù)據(jù)。對(duì)于 16QAM ,系統(tǒng)能同時(shí)發(fā)送 4個(gè)串行二進(jìn)制數(shù)據(jù)。圖 2

32、.2給出了 QAM 調(diào)制器的框圖。 圖 2.2 QAM調(diào)制器框圖將 (2-1式變形,令1122( ( ( ( ( m m m u t u t f t u t f t =+ (2.3 其中 1( ( c o s (2 f t g t f t = 2( (sin(2 f t t ft = 12, m m m u u u = 脈沖信號(hào) ( g t 的能量為 g ,由此可得任意兩個(gè)信號(hào)間的歐氏距離是:(min |e m n d u u =- 當(dāng) 信 號(hào) 幅 值 取 (21 , 1, 2,., m M d m M -=時(shí) , 兩點(diǎn) 間 歐 氏 距 離 最 小 ,為:(min e d = 第二節(jié) 16QA

33、M 解調(diào)方法和原理解調(diào)實(shí)質(zhì)上是調(diào)制的逆過(guò)程,在理想情況下, 16QAM 信號(hào)的頻帶利用率為 2log (/ M b s Hz , 目前, 對(duì) QAM 信號(hào)的解調(diào)方法很多, 其主要方法有以下三種:模擬相干解調(diào)、數(shù)字相干解調(diào)、全數(shù)字解調(diào)。本文采用數(shù)字相干解調(diào)法對(duì) QAM 進(jìn)行解調(diào),原理如圖 2.1.3所示: 圖 2.3 QAM解調(diào)器框圖在接收端接收到的調(diào)制信號(hào)分別和兩路相互正交的載波信號(hào)相乘,化簡(jiǎn)之后 相同信號(hào)的表達(dá)式為:( (cos I t Y t wt =(c o s s i n c o s m mA wt B wt wt =- 111c o s 2s i n 2222m m m A A w

34、t B w t =(2.6 正交信號(hào)表達(dá)式為: ( (sin Q t Y t wt =(c o s s i n s i n m m A wt B wt wt =-111c o s 2s i n 2222m m m B B w t A w t = (2.7 其中 ( m mc A A g t =, ( m ms B A g t =, ( cos sin m m Y t A wt B wt =-, 2w f =,經(jīng)過(guò)2w f =,經(jīng)過(guò)解調(diào)得到同相與正交兩路相互獨(dú)立的多電平基帶信號(hào),然后把多 電平基帶信號(hào)經(jīng)過(guò)低通濾波器濾去高頻載波之后得到直流分量為/2m A 和 /2m B , 再進(jìn)行采樣判決、 L

35、-2值電平轉(zhuǎn)換和并 /串轉(zhuǎn)換還原出基帶信號(hào)。此處 4L =時(shí)為16QAM 相干解調(diào)。第三節(jié) 本章小結(jié)本章對(duì) QAM 調(diào)制解調(diào)相關(guān)的基礎(chǔ)理論進(jìn)行了研究,分別給出了調(diào)制端和解 調(diào)端的原理圖。在調(diào)制端,基帶脈沖成形原理是一個(gè)及其重要的部分,這里對(duì)與 模塊設(shè)計(jì)相關(guān)的基帶成形作了說(shuō)明。在解調(diào)端,對(duì)解調(diào)理論當(dāng)中的基本原理作了 闡述。 本章通過(guò)對(duì) QAM 調(diào)制解調(diào)相關(guān)理論的重點(diǎn)闡述, 為后面進(jìn)一步研究 QAM 調(diào)制解調(diào)的仿真和 FPGA 實(shí)現(xiàn)都打下了很好的基礎(chǔ)。第三章 QAM 調(diào)制器分模塊設(shè)計(jì)通常,一個(gè)電子系統(tǒng)有多個(gè)不同的功能模塊構(gòu)成,但總有一個(gè)模塊將所有模 塊連接起來(lái),完成整個(gè)電子系統(tǒng)的協(xié)同工作,這個(gè)模塊

36、就是頂層模塊。由頂層向 底層逐層展開(kāi)設(shè)計(jì),各功能模塊的內(nèi)部結(jié)構(gòu)逐級(jí)得到深化和細(xì)化。第一節(jié) FPGA 概述接收端采取這種“自頂向下” (Topdown 的設(shè)計(jì)方法從系統(tǒng)級(jí)設(shè)計(jì)入手, 在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì);在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò),并用 硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述;在功能一級(jí)進(jìn)行驗(yàn)證,然后用邏輯 綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的網(wǎng)表 10。因?yàn)橛布枋稣Z(yǔ)言可以比較抽 象的層次上描述設(shè)計(jì)的結(jié)構(gòu)和內(nèi)部特征,而對(duì)系統(tǒng)進(jìn)行行為描述的目的是在系統(tǒng) 設(shè)計(jì)的初始階段,通過(guò)對(duì)系統(tǒng)行為描述的仿真來(lái)發(fā)現(xiàn)系統(tǒng)設(shè)計(jì)中存在的問(wèn)題。 邏輯綜合功能將高層次的系統(tǒng)行為設(shè)計(jì)自動(dòng)翻譯成門(mén)級(jí)邏輯的電路

37、描述,做 到了設(shè)計(jì)與工藝的獨(dú)立。軟件設(shè)計(jì)工作主要采用 Altera 公司的 Quartus II 9.0 軟 件進(jìn)行自頂向下的設(shè)計(jì)和 Verilog 語(yǔ)言進(jìn)行行為級(jí)描述設(shè)計(jì), Quartus II 9.0 是美 國(guó) Altera 公司自行設(shè)計(jì)的一種 CAE 軟件工具, 方便利用 EDA 方式設(shè)計(jì) ASIC 芯 片, 支持嵌入式系統(tǒng)的開(kāi)發(fā)、 DSP Builder、 SOPC 開(kāi)發(fā)、 Signal Tap 邏輯分析儀、 LogicLock 優(yōu)化技術(shù)等, 是一個(gè)有力的開(kāi)發(fā)工具。 Verilog 是一種以文本形式來(lái)描 述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語(yǔ)言,可以從上層到下層逐層描述設(shè)計(jì)思想,用一 系列分層次

38、的模塊表示復(fù)雜的數(shù)字系統(tǒng),并逐層進(jìn)行仿真驗(yàn)證,把具體的模塊組 合由綜合工具轉(zhuǎn)換成門(mén)級(jí)網(wǎng)表,最后利用布局布線工具把網(wǎng)表轉(zhuǎn)化為具體電路結(jié) 構(gòu) 11。本次設(shè)計(jì)中接收端的數(shù)字信號(hào)處理是建立在有符號(hào)數(shù)的運(yùn)算上進(jìn)行的。有 符號(hào)數(shù)與無(wú)符號(hào)數(shù)的對(duì)應(yīng)關(guān)系為:一個(gè) 8比特?cái)?shù)系統(tǒng)可以產(chǎn)生 256種不同的組合 (0至 255 ,其中前 128種組合(0至 127表示正數(shù),而后 128種組合(128至 255表示負(fù)數(shù)。無(wú)符號(hào)數(shù)的 0至 255對(duì)應(yīng)于有符號(hào)數(shù)的 -1至 -128和 0至 +127。 假設(shè) 0至 255按順時(shí)針?lè)较蚪M成一圓周,則正數(shù)應(yīng)從 0向順時(shí)針的方向數(shù),而負(fù) 數(shù)應(yīng)從 0向逆時(shí)針的方向數(shù)。因此,對(duì)一個(gè)正數(shù)

39、的二進(jìn)制碼取反加 1則得到相應(yīng) 負(fù)數(shù)的二進(jìn)制碼。正數(shù)的最高位均為 0而負(fù)數(shù)的最高位均為 13。如表 3-1所示。表 3-1 無(wú)符號(hào)數(shù)與有符號(hào)數(shù)的對(duì)應(yīng)關(guān)系 頂層模塊源代碼/頂層模塊module top(clk, /系統(tǒng)時(shí)鐘rst, /復(fù)位en, /使能信號(hào)data_in, /1bit信號(hào)輸入data_out, /16QAM信號(hào)輸出DA TA_I, /I路對(duì)應(yīng)的量化值DA TA_Q; /Q路對(duì)應(yīng)的量化值input clk,rst,en;input data_in;output signed17:0 data_out;output signed 3:0 DATA_I,DATA_Q;wire clk_

40、dds; /DDS塊的輸入時(shí)鐘wire clk_100; /100kbswire clk_400; /25kbswire 3:0 data1;wire 3:0 data2;clk clkqam(.clk_sys(clk,.rst(rst,.clk_dds(clk_dds,.clk_100(clk_100,.clk_400(clk_400;shift shiftqam(.clk_in(clk_100,.clk_out(clk_dds,.data_in(data_in,.rst(rst,.en(en,.data_out(data1;diff diffqam(.clk(clk_dds,.rst(rs

41、t,.data_in(data1,.data_out_i(DATA_I,.data_out_q(DATA_Q,.data(data2;add addqam (.clk_dds(clk_dds,.rst(rst,.en(en,.data(data2,.dataout(data_out;Endmodule第二節(jié) 串 /并轉(zhuǎn)換模塊1bit 的數(shù)據(jù)送過(guò)來(lái)后,通過(guò)串并變換,將輸入的第一個(gè)數(shù)據(jù)同它后面的三個(gè) 數(shù)據(jù)同時(shí)輸出,形成 4bit 的并行信號(hào)。串 /并轉(zhuǎn)換模塊有五個(gè)輸入端口和一個(gè)輸出端口。 系統(tǒng)首先將輸入的第一個(gè)數(shù) 據(jù)同它后面的三個(gè)數(shù)據(jù)同時(shí)輸出,然后形成 4bit 的并行信號(hào)輸出。實(shí)際運(yùn)行中各路信號(hào)

42、經(jīng)串并轉(zhuǎn)換之后,并行輸出的每一路碼元傳輸速率降為 了原來(lái)的四分之一,這也正是實(shí)際運(yùn)應(yīng)中所要求的。和假設(shè)不同的是每一路輸出 信號(hào)前邊都多了一個(gè) 0碼元單位,這是由于延遲模塊所造成的。當(dāng)然它們?cè)谶@里 同時(shí)被延遲了一個(gè)單元,但對(duì)后面各種性能的研究是不會(huì)造成影響的。串 /并轉(zhuǎn)換模塊源代碼/串 /并轉(zhuǎn)換模塊module shift (clk_in, /寫(xiě)入信號(hào)的時(shí)鐘clk_out, /輸出信號(hào)的時(shí)鐘data_in, /輸入信號(hào)data_out, / 輸出信號(hào)rst,en;input clk_in,clk_out,rst,en;input data_in;output reg 3:0 data_out;r

43、eg 3:0 dout;always (posedge clk_in or posedge rstbeginif(rstbegindout<=0;endelsebeginif(en begindout<=dout2:0,data_in;endelsedout<=dout;endendalways (posedge clk_out or posedge rstbeginif(rstdata_out<=0;elsedata_out<=dout;endendmodule第三節(jié) DDS 載波和線性加法器模塊首先制作正弦發(fā)生器內(nèi)存數(shù)據(jù), 即 LPM_ROM宏模塊所需的用于存

44、放正弦波 的波形數(shù)據(jù)表。 Quartus II 軟件能利用的 ROM 宏單元初始化文件格式為 *.mif, mif 文件有兩種生成方式,第一種是在 Quartus II 主界面下選擇 File-New-Other Files-Memory Initialization file ,彈出 ROM 數(shù)據(jù)編輯對(duì)話框,然后編輯對(duì)話框中 ROM 地址對(duì)應(yīng)的數(shù)據(jù)值來(lái)生成 mif 文件, 第二種方法是由程序自動(dòng)生成。 這里用C 語(yǔ)言編寫(xiě)了一個(gè)生成具有 256個(gè)數(shù)據(jù), 數(shù)據(jù)寬度為 8的程序。 將 C 程序編譯后, 在 DOS 環(huán)境下進(jìn)入 C 工程所在文件夾,鍵入如下命令:工程 1>sine.mif 即可

45、生 成 sine.mif 的數(shù)據(jù)文件, 再參照 *.mif文件的頭尾格式, 添加圖 3.2所示的頭和尾。 圖 3.2 mif 數(shù)據(jù)文件頭尾格式DDS 是現(xiàn)代信號(hào)處理中一項(xiàng)關(guān)鍵的的數(shù)字化技術(shù), DDS 是直接數(shù)字頻率合成 的縮寫(xiě), 相比傳統(tǒng)的頻率合成器 DDS 具有低成本, 低功耗, 高分辨率和轉(zhuǎn)換時(shí)間 快等特點(diǎn),廣泛應(yīng)用在電信與電子儀器領(lǐng)域,是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技 術(shù)。一塊 DDS 一般包括頻率控制寄存器, 高速相位累加器和正弦計(jì)算器三個(gè)部分, 頻率控制寄存器可以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼;而相 位累加器根據(jù) dds 頻率控制碼在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行相位累加, 得到一

46、個(gè)相位值; 正弦計(jì)算器則對(duì)該相位值計(jì)算數(shù)字化正弦波幅度 (芯片一般通過(guò)查表得到 。 DDS 芯片輸出的一般是數(shù)字化的正弦波, 因此還需經(jīng)過(guò)高速 D/A轉(zhuǎn)換器和低通濾波器 才能得到一個(gè)可用的模擬頻率信號(hào)。DDS 有如下優(yōu)點(diǎn):1、頻率分辨率高,輸出頻點(diǎn)多,可達(dá) 2的 N 次方個(gè)頻點(diǎn) (N為相位累加器位 數(shù) ;2、頻率切換速度快,可達(dá) us 量級(jí);3、頻率切換時(shí)相位連續(xù);4、可以輸出寬帶正交信號(hào);5、輸出相位噪聲低,對(duì)參考頻率源的相位噪聲有改善作用;6、可以產(chǎn)生任意波形;7、全數(shù)字化實(shí)現(xiàn),便于集成,體積小,重量輕。在各行各業(yè)的測(cè)試應(yīng)用中,信號(hào)源扮演著極為重要的作用。但信號(hào)源具有許 多不同的類(lèi)型,不同類(lèi)型的信號(hào)源在功能和特性上各不相同,分別適用于許多不 同的應(yīng)用。目前,最常見(jiàn)的信號(hào)源類(lèi)型包括任意波形發(fā)生器,函數(shù)發(fā)生器, RF 信號(hào)源, 以及基本的模擬輸出模塊。 信號(hào)源中采用 DDS 技術(shù)在當(dāng)前的測(cè)試測(cè)量行 業(yè)已經(jīng)逐漸稱為一種主流的做法。典型的 DDS 函數(shù)發(fā)生器:一個(gè)完整周期的函數(shù)波形被存儲(chǔ)在上面所示的存儲(chǔ) 器查找