PCB基礎知識培訓_布局布線_可生產性設計剖析

1、PCB 培訓基礎篇PCB 的相關介紹1PCB 布局布線的注意事項1PCB 制板和生產的注意事項14PCB 的相關介紹PCB 布局布線的注意事項PCB 走線寬度與銅箔厚度、走線寬度的關系如下圖所示：保守考慮，PCB 布線時一般采用 20mil 載流 0.5A 的方法來設計線寬。焊盤走線引出的方式：測試點的連接：相鄰走線層的走線要正交走線，即使不能正交走線，斜交也比平行走線要好：避免走線開環(huán)：避免信號不同層之間形成自環(huán)，自環(huán)將引起輻射干擾：走線分支長度的控制：走線長度越短越好，尤其是高頻信號要注意：走線不能是銳角或者直角，需要走135 度角或者直線：電源和地的環(huán)路盡量??；電源和地的管腳，盡量不要共

2、用過孔。為了防止電源線較長時，電源線上的耦合噪聲直接進入負載器件，應在進入每個器件之前，先對電源去耦，且為了防止它們彼此間的相互干擾，對每個負載的電源獨立去耦，并做到先濾波再進入負載高速信號的特性阻抗必須連續(xù)： 同層的走線， 其寬度必須連續(xù)； 不同層的走線阻抗必須連續(xù)。地的連接：分為3 種，如下圖所示：1MHz 一下可考慮單點接地，大部分情況下均是采用多點接地。地管腳的連接需要注意，Trace 盡可能寬，必要時可用銅箔；Trace 盡可能短；多路連接效果更好。如下圖所示：走線寬度不能超過焊盤寬度。一般芯片或者排阻相鄰管腳不能采用直連的方式。避免 T 型走線。3W 規(guī)則：為了減少走線之間的串擾，

3、應加大線距。當線中心距不小于3 倍線寬時，可保持 70%的電場不互相干擾，這就是3W 規(guī)則。如果要達到98%的電場不互相干擾，可使用 10W 的間距。 沒有線距要求且板上空間寬松，走線時請時刻謹記并貫徹執(zhí)行3W 規(guī)則。20H 規(guī)則：電源層和地層之間的電場是變化的， 在板邊緣會向外輻射電磁干擾， 稱為邊沿效應。 因此需要將電源層內縮， 使得電場只在接地層的范圍內傳到。 假設電源層和地層之間的厚度為 H ，內縮 20H 可以將 70%的電場限制在接地層邊沿內；內縮 100H，則可以將 98%的電場限制在接地層邊沿內。如果有子系統(tǒng)的分割，如模數(shù)的分割，也應參考此規(guī)則。映像平面以及返回路徑： 映像平面

4、就是我們常說的參考平面。 映像平面的主要作用是在為高頻電流提供一個低阻抗的回路。 每個信號都需要一條信號回路， 信號回路總是選擇最低阻抗的路徑。 這樣，信號電流和回路就組成了一個環(huán)形天線， 這個環(huán)形天線的面積越大則輻射越大。 因此要降低輻射， 就要減小回路面積。 通常信號最低阻抗回路就在信號正下方的參考層沿著信號相反方向返回。這條返回路徑如果和原電流完全平行，那么回路面積是最小的， 但是在映像平面上， 經常會有元件孔或者過孔，如果不注意， 就容易造成返回路徑要繞道而行，如下圖所示：要避免類似情況，有一些地方需要注意。在封裝設計時，元件孔的anti-pad 大小要考慮好，如圓孔的話，anti-p

5、ad 的直徑要小于管腳間的中心距， 為使參考層的銅箔能在元件下方延續(xù)（比如銅箔寬度大于4mil ），那么 anti-pad的直徑要比管腳間的中心距小至少4mil 。在走線中，過孔的放置方式也要考慮參考層的連續(xù)性。在一些設計方案中，還會對 BGA 下方使用的過孔的參數(shù)進行限制，以保證信號的返回路徑沒有被切斷，如下圖所示：Stitching vias/caps ：縫合過孔與縫合電容。如果不能避免信號跨層或者換層，那么可以考慮添加一些縫合過孔或者縫合電容，為返回電流提供一個短的路徑。1. Stitching vias：用于連接兩個一樣的參考層（如VSS 到 VSS），放置時要求盡可能靠近信號換層過孔

6、。 Stitching via 為信號提供一個短的返回路徑。下面所說的距離均指過孔中心距。當一對差分信號換層時，需要放置一個stitching via ，比如 CPU時鐘信號；當單根信號換層時，需要放置一個stitchingvia，比如一根單端的時鐘信號；當 3根單端信號換層時，需要放置一個stitchingvia，比如一組地址總線；當在 DIMM區(qū)域使用 stitching vias 時， DIMM connector的電源和地過孔不能被當作 stitching vias 。2.Stitching caps：用于連接兩個不同的參考層（如VSS 到 PWR ），放置時要求盡可能靠近信號換層過孔

7、。Stitching cap 為信號提供一個短的返回路徑。下面所說的距離均指信號所跨分割的中心到縫合電容的PCB 焊盤邊緣的距離。當一對差分信號換層時，需要放置一個stitching cap ，比如 CPU 時鐘信號； 當 4 根差分對信號換層時，需要放置一個stitching cap ，其位置在4 對差分信號的正中間；當單根信號換層時，需要放置一個stitchingcap，比如一根單端的時鐘信號；當3 根單端信號換層時，需要放置一個stitching cap ，比如一組地址總線。3. 下面是一些添加 stitching vias/caps 的例子。1) 換參考層（相同 net）：當信號由于換

8、層導致參考層變化（參考層網絡相同，比如同是 VSS）時，使用縫合過孔連接兩個參考層，為信號提供一條短的返回路徑。2)換參考層（不同 net）相同層：使用 1 個 0.1uF 或者更小封裝的縫合電容。 該電容距離走線跨層的分割不能超過0.01uF 的 0402 或者1.27mm（ 50mil ）。換參考層（不同net）不同層：當信號由于換層導致參考層變化時，使用者 0.01uF 的 0402 或者更小封裝的縫合電容。該電容應盡可能靠近換層處。1 個0.1uF或時鐘信號：時鐘線是對EMC 影響最大的因素之一。在時鐘線上應少打孔，盡量避免和其他信號并行走線，且應遠離一般信號線，避免對信號線的干擾。同

9、時應避開板上的電源模塊，避免干擾。應盡量避免靠近輸出接口，防止高頻時鐘耦合到輸出的 cable 線上并沿線發(fā)射出去。 時鐘芯片下方各層均不可走線， 其下方頂層鋪銅接地， 底層一般鋪設時鐘芯片電源的銅箔。對于簡單的單、雙層板，由于沒有電源層和地層，時鐘走線可參考下圖：晶體下方不應走線， 在其下方鋪銅接地， 如果晶體是金屬外殼，應將其外殼接地。 如果沒有特別指明， 晶體走線長度不應超過 1inch。晶體走線應遠離其他信號， 最好能用 GND 進行隔離。晶體應遠離板邊緣、 IO 接口、熱源、電源等噪聲大的區(qū)域。差分信號： 差分信號的走線關鍵點就是等長等距。 下圖是差分信號走線的要求。 等距這個要求，

10、 除了走線主區(qū)域外， 管腳或者過孔出來的區(qū)域也要特別注意， 盡可能減小不等距的長度。差分信號對之間間距至少 20mil ，即使中間有包地，也要滿足 20mil 的間距要求。 一般有多余空間的情況下，可將間距加大到 50mil 。差分組內線長匹配時，應在不匹配的一端進行補償，不要在走線中間進行補償。差分走線還要注意對稱，差分對組內過孔盡量靠近，線寬也要注意，滿足阻抗要求。蛇形線： 為滿足時序規(guī)范要求， 一些走線必須使用蛇形線來控制線長， 以滿足需要的建立和保持時間。一般要走蛇形線的信號， design guide 中一般會給出具體的蛇形線自身線距。如果沒有特別說明，蛇形線自身線距要滿足 3W 、

11、3H 要求。 W 是指蛇形線的線寬，H 是指蛇形線到其參考平面的高度。 對于差分信號的蛇形線要求， 請參考差分信號中的圖示要求。蛇形線僅是時序方面的要求，如果沒有此要求，不能走蛇形線。不滿足蛇形線的自身線距要求，往往容易導致錯誤的飛行時間（flight time ），如下圖所示：ESD： ESD 器件應盡量靠近接口放置，走線時應注意串聯(lián)在走線中。GND Guard Trace/Shape：對一些特殊信號進行包地處理，如R、 G、 B、 V 、H 信號等等。包地時注意每隔一段距離要打孔連接到內層GND ，這些孔要彼此錯開，避免參考平面不連續(xù)。如果沒有特別說明，一般R、G、B 、V、H 信號的包地

12、線每隔500750mil打孔接地，其他信號一般5001000mil 打孔接地。對于一些關鍵信號，有特殊阻抗要求的，不能包地，因為包地的 Trace 或者銅箔會引起信號線的阻抗變化，如 USB。GND GuardTrace 的最主要目的就是強制加大信號線距。GND Guard Trace 的線寬以及與信號的線距，如果沒有特別說明，可以使用5mil ： 5mil 。使用 GND Guard Trace/Shape ，要注意在每段開始和結束的地方通過GND 過孔進行端接，避免成為天線。BUS 走線：一般的BUS 有 FSB、內存、 PCI 、IDE 等等。有些BUS 內部也有劃分，比如內存，有時鐘、

13、數(shù)據(jù)、命令、控制信號等等。類似的 BUS 走線，一般會要求同組信號同層走線。不同的 BUS 之間，有一定的線距要求，如果沒有特別指明，一般要求這個 BUS 間距至少 20mil 。而時鐘和 USB 的信號，一般會要求線距在 50mil 以上。Chassis GND ：在后接口下方各走線層鋪設銅箔連接各接口的GND管腳，并且每隔500mil打孔連接各層。關于銅箔：1.增加電感與銅箔的連接數(shù)。注意軟件bug，通過 trace 增加連接數(shù)后，如果對shape有任何操作（會refresh shape），會丟失部分連接。2. 銅箔距離太近，一般建議使用20mil 間距。3. 銅箔的 thermal re

14、lief 不能設置太大，否則焊盤與大片銅箔全部連在一起不利于焊接。不管 SMT pin 還是 Through pin ，都不能使用 full connect ，焊接時熱量極易傳到銅箔上，影響焊接溫度。4. 銅箔上的過孔不能太密集，大概500mil 的間距就可以了。如果走線空間不夠，過孔必須密集放置，最好能錯開放置這些過孔，以免破壞內層VCC/GND 的完整性。5. 大面積銅箔請采用網格銅，如硬盤下方空白區(qū)域。6.空白區(qū)域鋪銅接地，但是盡量不要連接通孔GND 管腳，較小或者可能出現(xiàn)較多碎銅的銅箔則不要考慮。7. 外層 1 2 根細走線附近需要鋪銅接地，避免單根走線蝕刻太多。8.注意銅箔的瓶頸處是

15、否滿足電流要求，走線層要注意， VCC 層的 plane 也不能忽略。9. 內層的銅箔應該與 anti-etch 的外沿重合。10.注意銅箔的邊角，避免直角shape，尤其是邊角處有焊盤時，避免出現(xiàn)out of dateshape。11. 一般是使用動態(tài)銅箔，能夠自動避讓。但是在鋪設銅箔后，要檢查銅箔的連續(xù)性、是否出現(xiàn)一些無用的銅箔區(qū)域、從而成為天線。12. 大面積的銅箔要避免， 焊接后印制板易翹曲， 并且部分被走線分割的銅箔， 因為沒有在兩端進行端接（如通過過孔連接到內層plane），會變成天線。13. BGA 中間的 GND 管腳，集中在一起， 可用銅箔進行連接， 并且通過大量過孔（至少每

16、管腳配1 個過孔）連接到內層GNDplane。如果沒有特殊要求，BGA 與銅箔的連接線寬采用8mil 。14. 中間有熱焊盤的器件， 如果內層走線層有空間， 可在熱焊盤下方鋪銅并通過過孔連接該熱焊盤，擴大散熱面積。信號完整性指的是在高速產品中由互連線引起的所有問題。這些問題分為以下和后果：時序、噪聲（振鈴、反射、近端串擾、開關噪聲、非單調性、地彈、衰減、容3 種影響性負載等）和電磁干擾（EMI ）。廣義的信號完整性，包括經典的信號完整性（SI）、數(shù)據(jù)完整性（ DI ）、電源完整性（PI）、電磁完整性（EMI ）四個領域。電磁兼容性（ EMC ）：由于電磁干擾的原因，工作在規(guī)定的電磁環(huán)境安全范圍

17、內的電氣和電子的系統(tǒng)、 裝置和設備， 他們的設計水平或者性能上沒有造成不可接受的下降，這種能力就是電磁兼容性。PCB 制板和生產的注意事項板外框需要倒 2mm 半徑的圓角。因為如果是直角的板外框，在運輸過程中，直角容易戳壞真空包裝。注意添加 TTL/RS232 跳線的說明、清 CMOS 的管腳標識等等。這些絲印，不要放在內存下方，內存插入后看不到的，建議放置在跳線器附近。調試測試點：方便硬件調試使用，在原理圖中添加，布局布板放置時，需靠近對應電源模塊放置， 且需要考慮調試時候操作的方便性，一般在頂層放置，不能放在四周都是直插件的地方。在原理圖中一般位號為TP* 的就是調試測試點。針床測試點： 方便工廠調試段進行電壓的自動