第10章 時(shí)序邏輯電路的應(yīng)用ppt課件

1、 第第10章章 時(shí)序邏輯電路的應(yīng)用時(shí)序邏輯電路的應(yīng)用本章主要內(nèi)容本章主要內(nèi)容(1) 寄存器寄存器(2) 串行加法器串行加法器(3) 計(jì)數(shù)器計(jì)數(shù)器10.1寄存器寄存器n寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中用來(lái)存放數(shù)據(jù)或代寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中用來(lái)存放數(shù)據(jù)或代碼的一種基本邏輯部件，它由多位觸發(fā)器連接而碼的一種基本邏輯部件，它由多位觸發(fā)器連接而成。成。n從具體用途來(lái)分，它有多種類(lèi)型，如運(yùn)算器中的從具體用途來(lái)分，它有多種類(lèi)型，如運(yùn)算器中的數(shù)據(jù)寄存器、存儲(chǔ)器中的地址寄存器、控制器中數(shù)據(jù)寄存器、存儲(chǔ)器中的地址寄存器、控制器中的指令寄存器、的指令寄存器、I/O接口電路中的命令寄存器、狀接口電路中的命令寄存器、狀態(tài)

2、寄存器等等。態(tài)寄存器等等。n從基本功能上來(lái)分類(lèi)，分為從基本功能上來(lái)分類(lèi)，分為“沒(méi)有移位功能的代沒(méi)有移位功能的代碼寄存器和碼寄存器和 “具有移位功能的移位寄存器具有移位功能的移位寄存器”。10.1.1 代碼寄存器代碼寄存器n主要用來(lái)接收、寄存和傳送數(shù)據(jù)或代碼主要用來(lái)接收、寄存和傳送數(shù)據(jù)或代碼n一個(gè)由一個(gè)由D觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的4位代碼寄存器如下圖所示：位代碼寄存器如下圖所示：由圖可見(jiàn)，由圖可見(jiàn)，4位輸入數(shù)據(jù)同時(shí)進(jìn)入寄存器，寄存器的四個(gè)輸出端是同時(shí)有效的，位輸入數(shù)據(jù)同時(shí)進(jìn)入寄存器，寄存器的四個(gè)輸出端是同時(shí)有效的，這樣的寄存器稱(chēng)為這樣的寄存器稱(chēng)為“并行輸入并行輸出并行輸入并行輸出”(Parall

3、el-Input Parallel-Output)寄存器。寄存器。代碼寄存器常常需要接收控制和清零功能，如下圖所示：代碼寄存器常常需要接收控制和清零功能，如下圖所示：QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLOCKIN4IN3IN2IN1OUT4OUT3OUT2OUT1同步清零方式同步清零方式QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLOCKLOADCLEARIN4IN3IN2IN1OUT4OUT3OUT1OUT2n當(dāng)當(dāng)LOAD=1(CLEAR=0)時(shí)，時(shí)鐘脈沖到來(lái)，數(shù)據(jù)進(jìn)入寄時(shí)，時(shí)鐘脈沖到來(lái)，數(shù)據(jù)進(jìn)入寄存器。存器。n當(dāng)當(dāng)CLE

4、AR=1時(shí)，時(shí)鐘脈沖到來(lái)，將整個(gè)寄存器清時(shí)，時(shí)鐘脈沖到來(lái)，將整個(gè)寄存器清0；當(dāng)；當(dāng)CLEAR=0時(shí)，寄存器可以進(jìn)行正常的數(shù)據(jù)輸入操作。時(shí)，寄存器可以進(jìn)行正常的數(shù)據(jù)輸入操作。異步清零方式異步清零方式n下圖所示的代碼寄存器，其清下圖所示的代碼寄存器，其清0操作是通過(guò)觸發(fā)器的復(fù)位操作是通過(guò)觸發(fā)器的復(fù)位端端CLR來(lái)實(shí)現(xiàn)的，稱(chēng)為異步來(lái)實(shí)現(xiàn)的，稱(chēng)為異步(Asynchronous)清清0方式。方式。n在這種方式下，清零方式獨(dú)立于時(shí)鐘在這種方式下，清零方式獨(dú)立于時(shí)鐘CLOCK。它與上圖。它與上圖所示的清所示的清0方式不同，那里是靠時(shí)鐘脈沖本身將方式不同，那里是靠時(shí)鐘脈沖本身將D端的端的“0打入觸發(fā)器的。打入觸

5、發(fā)器的。QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDIN4IN3IN2IN1CLEARCLOCK由由JK觸發(fā)器組成的觸發(fā)器組成的4位代碼寄存器位代碼寄存器JQQKSETCLRJQQKSETCLRIN4IN1OUT4OUT1LOADCLEARCLOCKn以上幾種代碼寄存器全為以上幾種代碼寄存器全為“并入并入-并出寄存器。并出寄存器。n在介紹了移位寄存器后，還會(huì)看到在介紹了移位寄存器后，還會(huì)看到“并入并入-串出串出”、“串入串入-并出以及并出以及“串入串入-串出的寄存器。串出的寄存器。10.1.2 移位寄存器移位寄存器具有使代碼或數(shù)據(jù)移位功能的寄存器稱(chēng)為移位寄存器。它具

6、有使代碼或數(shù)據(jù)移位功能的寄存器稱(chēng)為移位寄存器。它是計(jì)算機(jī)和數(shù)字電子裝置中常用的邏輯部件。是計(jì)算機(jī)和數(shù)字電子裝置中常用的邏輯部件。1. 移位寄存器的構(gòu)成移位寄存器的構(gòu)成 串入串入-串出的右移寄存器：串出的右移寄存器：QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLOCKINPUTOUTPUT n并入并入-串出的右移寄存器串出的右移寄存器QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD+ABCDCLOCK移位控制移位控制并行輸入控制并行輸入控制串行輸出串行輸出n串入串入-并出的移位寄存器并出的移位寄存器n位移位寄存器并行輸出并行輸出移位脈沖移位控

7、制串行輸入串行輸入雙向移位寄存器雙向移位寄存器QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD+CLOCK左移輸入左移輸入右移輸入右移輸入+右移控制右移控制左移控制左移控制n雙向移位寄存器的控制與操作：雙向移位寄存器的控制與操作：左移控制左移控制右移控制右移控制操作操作00把寄存器清把寄存器清001右移右移10左移左移11不允許不允許2. 移位寄存器的應(yīng)用移位寄存器的應(yīng)用n例例1 利用移位寄存器進(jìn)行代碼在兩個(gè)寄存器間的串行相互利用移位寄存器進(jìn)行代碼在兩個(gè)寄存器間的串行相互傳送。傳送。n(A) (B)如圖如圖10.7；n(A) (B)，且要求，且要求A的內(nèi)容不變的內(nèi)容不變

8、圖圖10.8。n例例2 移位寄存器在數(shù)據(jù)通信中的應(yīng)用：移位寄存器在數(shù)據(jù)通信中的應(yīng)用：移位寄存器A移位寄存器B并行數(shù)字系統(tǒng)A并行數(shù)字系統(tǒng)Bn例例3 利用移位寄存器實(shí)現(xiàn)碼序列檢測(cè)器利用移位寄存器實(shí)現(xiàn)碼序列檢測(cè)器1101CLOCKX串 行 輸 入Z1Z時(shí)間選通時(shí)間選通3. 累加寄存器累加寄存器二進(jìn)制數(shù)二進(jìn)制數(shù)a和和b分別存放在寄存器分別存放在寄存器RA和和RB之中，通常表示為之中，通常表示為(RA)=a, (RB)=b. 實(shí)現(xiàn)實(shí)現(xiàn)a和和b相加，并把和數(shù)存放在相加，并把和數(shù)存放在RA之中，之中，可表示為：可表示為：RA(RA) +(RB).寄存器寄存器RA稱(chēng)為累加寄存器，簡(jiǎn)稱(chēng)累加器。稱(chēng)為累加寄存器，簡(jiǎn)

9、稱(chēng)累加器。它是計(jì)算機(jī)算術(shù)邏輯部件的基本組成部件。它是計(jì)算機(jī)算術(shù)邏輯部件的基本組成部件。注意，它既是存放操作數(shù)的寄存器，又是存放操作結(jié)果的寄注意，它既是存放操作數(shù)的寄存器，又是存放操作結(jié)果的寄存器。存器。 累加寄存器累加寄存器QQSETCLRDF AQRB iC L O C KC iCi - 1S iRAiRBiaibi10.2 串行加法器串行加法器n前面討論的加法器稱(chēng)為并行加法器。相加的二進(jìn)制數(shù)有多前面討論的加法器稱(chēng)為并行加法器。相加的二進(jìn)制數(shù)有多少位就相應(yīng)需要多少位全加器電路，各位的加法操作是并少位就相應(yīng)需要多少位全加器電路，各位的加法操作是并行進(jìn)行的。行進(jìn)行的。n在實(shí)際使用中，對(duì)于速度要求

10、不高的場(chǎng)合，還可采用串行在實(shí)際使用中，對(duì)于速度要求不高的場(chǎng)合，還可采用串行加法器。加法器。串行加法器串行加法器典型的時(shí)序電路框圖比較：比較：串行加法器結(jié)構(gòu)比并行加法器簡(jiǎn)單，所用設(shè)備較省。串行加法器結(jié)構(gòu)比并行加法器簡(jiǎn)單，所用設(shè)備較省。串行加法器速度比并行加法器慢，實(shí)現(xiàn)串行加法器速度比并行加法器慢，實(shí)現(xiàn)n位二進(jìn)制數(shù)相加，位二進(jìn)制數(shù)相加，串行加法器需要串行加法器需要n個(gè)個(gè)CP脈沖才能完成，而并行加法器只需脈沖才能完成，而并行加法器只需一個(gè)一個(gè)CP脈沖即可完成。脈沖即可完成。10.3 計(jì)數(shù)器計(jì)數(shù)器1. 二進(jìn)制異步計(jì)數(shù)器：二進(jìn)制異步計(jì)數(shù)器：工作特性：各級(jí)觸發(fā)器的翻轉(zhuǎn)不是同時(shí)的，每位觸發(fā)器的翻工作特性：各

11、級(jí)觸發(fā)器的翻轉(zhuǎn)不是同時(shí)的，每位觸發(fā)器的翻轉(zhuǎn)要依賴于前一位觸發(fā)器從轉(zhuǎn)要依賴于前一位觸發(fā)器從1到到0的翻轉(zhuǎn)。的翻轉(zhuǎn)。二進(jìn)制異步計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器n工作波形：逐級(jí)波形的二分頻工作波形：逐級(jí)波形的二分頻計(jì)數(shù)脈沖Q1Q2Q3二進(jìn)制異步計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表二進(jìn)制異步計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表計(jì)數(shù)脈沖序號(hào)計(jì)數(shù)脈沖序號(hào)Q3 Q2 Q1Q3(n+1) Q2(n+1) Q1(n+1)00 0 0 0 0 110 0 1 0 1 020 1 0 0 1 130 1 1 1 0 041 0 0 1 0 151 0 1 1 1 061 1 0 1 1 171 1 1 0 0 02. 二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)器n特點(diǎn)：計(jì)

12、數(shù)脈沖同時(shí)作用到各位觸發(fā)器的特點(diǎn)：計(jì)數(shù)脈沖同時(shí)作用到各位觸發(fā)器的CP端，當(dāng)計(jì)數(shù)端，當(dāng)計(jì)數(shù)脈沖到來(lái)后，該翻轉(zhuǎn)的觸發(fā)器都同時(shí)翻轉(zhuǎn)。同步計(jì)數(shù)器也脈沖到來(lái)后，該翻轉(zhuǎn)的觸發(fā)器都同時(shí)翻轉(zhuǎn)。同步計(jì)數(shù)器也稱(chēng)并行計(jì)數(shù)器。稱(chēng)并行計(jì)數(shù)器。(1) 二進(jìn)制同步加二進(jìn)制同步加1計(jì)數(shù)器計(jì)數(shù)器n計(jì)數(shù)器的計(jì)數(shù)器的“模?！保簄 計(jì)數(shù)器工作時(shí)總是從某計(jì)數(shù)器工作時(shí)總是從某個(gè)起始狀態(tài)出發(fā)，依次經(jīng)個(gè)起始狀態(tài)出發(fā)，依次經(jīng)過(guò)所有狀態(tài)后完成一次循過(guò)所有狀態(tài)后完成一次循環(huán)，通常稱(chēng)一次循環(huán)所包環(huán)，通常稱(chēng)一次循環(huán)所包括的狀態(tài)數(shù)為計(jì)數(shù)器的括的狀態(tài)數(shù)為計(jì)數(shù)器的“模模”。n3位二進(jìn)制同步加位二進(jìn)制同步加1計(jì)數(shù)器計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如右圖所示的狀態(tài)轉(zhuǎn)換圖如右

13、圖所示(可見(jiàn)可見(jiàn),該計(jì)數(shù)器的模為該計(jì)數(shù)器的模為8).其狀態(tài)轉(zhuǎn)換表同前面的二其狀態(tài)轉(zhuǎn)換表同前面的二進(jìn)制異步計(jì)數(shù)器進(jìn)制異步計(jì)數(shù)器.000001010011111110101100用用D觸發(fā)器構(gòu)成三位二進(jìn)制同步加觸發(fā)器構(gòu)成三位二進(jìn)制同步加1計(jì)數(shù)器計(jì)數(shù)器n第一步：列出狀態(tài)轉(zhuǎn)換表簡(jiǎn)稱(chēng)狀態(tài)表）第一步：列出狀態(tài)轉(zhuǎn)換表簡(jiǎn)稱(chēng)狀態(tài)表）n第二步：列出觸發(fā)器的激勵(lì)函數(shù)表簡(jiǎn)稱(chēng)激勵(lì)表），以求第二步：列出觸發(fā)器的激勵(lì)函數(shù)表簡(jiǎn)稱(chēng)激勵(lì)表），以求出各觸發(fā)器的出各觸發(fā)器的D端激勵(lì)函數(shù)表達(dá)式。端激勵(lì)函數(shù)表達(dá)式。*激勵(lì)表與次態(tài)真值表的表示形式不同：激勵(lì)表與次態(tài)真值表的表示形式不同：次態(tài)真值表：次態(tài)真值表：自變量：觸發(fā)器的輸入和現(xiàn)態(tài)自變

14、量：觸發(fā)器的輸入和現(xiàn)態(tài)因變量：次態(tài)因變量：次態(tài)激勵(lì)表：激勵(lì)表：自變量：觸發(fā)器的現(xiàn)態(tài)、次態(tài)自變量：觸發(fā)器的現(xiàn)態(tài)、次態(tài)因變量：輸入因變量：輸入也可以說(shuō)，激勵(lì)表說(shuō)明的是觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)到某種次態(tài)時(shí)對(duì)也可以說(shuō)，激勵(lì)表說(shuō)明的是觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)到某種次態(tài)時(shí)對(duì)其輸入條件的要求。其輸入條件的要求。各種觸發(fā)器的激勵(lì)表可以從次態(tài)真值表直接推出。各種觸發(fā)器的激勵(lì)表可以從次態(tài)真值表直接推出。從次態(tài)真值表推出激勵(lì)表從次態(tài)真值表推出激勵(lì)表(以以D觸發(fā)器為例觸發(fā)器為例) D觸發(fā)器的次態(tài)真值表觸發(fā)器的次態(tài)真值表D觸發(fā)器的激勵(lì)表觸發(fā)器的激勵(lì)表輸入輸入現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)DQQn+1 000010101111現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)輸入輸入QQ

15、n+1 D0001000111113位二進(jìn)制加位二進(jìn)制加1計(jì)數(shù)器的激勵(lì)表計(jì)數(shù)器的激勵(lì)表現(xiàn)態(tài)次態(tài)輸入Q3 Q2 Q1Q3(n+1) Q2(n+1) Q1(n+1)D3 D2 D10 0 00 0 10 0 10 0 10 1 00 1 00 1 00 1 10 1 10 1 11 0 01 0 01 0 01 0 11 0 11 0 11 1 01 1 01 1 01 1 11 1 11 1 10 0 00 0 0n第三步：利用卡諾圖化簡(jiǎn)，得到第三步：利用卡諾圖化簡(jiǎn)，得到D3,D2,D1的的激勵(lì)函數(shù)表達(dá)式：激勵(lì)函數(shù)表達(dá)式：n 112121232132313QDQQQQDQQQQQQQDn第四步：

16、根據(jù)激勵(lì)函數(shù)表達(dá)式畫(huà)出邏輯圖第四步：根據(jù)激勵(lì)函數(shù)表達(dá)式畫(huà)出邏輯圖QQSETCLRDQQSETCLRDQQSETCLRD+Q3Q1Q3Q2Q3Q2Q1 Q2Q1Q2 Q1計(jì)數(shù)脈沖計(jì)數(shù)脈沖(2) 二進(jìn)制同步減二進(jìn)制同步減1計(jì)數(shù)器計(jì)數(shù)器減減1計(jì)數(shù)器的狀態(tài)圖與二進(jìn)制同步加計(jì)數(shù)器的狀態(tài)圖與二進(jìn)制同步加1計(jì)數(shù)器相似，僅流向計(jì)數(shù)器相似，僅流向相反。相反。(3) 可逆計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器是兼有遞加和遞減兩種功能的計(jì)數(shù)器，它能按可逆計(jì)數(shù)器是兼有遞加和遞減兩種功能的計(jì)數(shù)器，它能按照給定的控制信號(hào)從遞加計(jì)數(shù)轉(zhuǎn)換成遞減計(jì)數(shù)，或者從遞照給定的控制信號(hào)從遞加計(jì)數(shù)轉(zhuǎn)換成遞減計(jì)數(shù)，或者從遞減計(jì)數(shù)轉(zhuǎn)換成遞加計(jì)數(shù)，所以也稱(chēng)

17、可逆計(jì)數(shù)器為雙向計(jì)數(shù)減計(jì)數(shù)轉(zhuǎn)換成遞加計(jì)數(shù)，所以也稱(chēng)可逆計(jì)數(shù)器為雙向計(jì)數(shù)器。器。為了實(shí)現(xiàn)加、減計(jì)數(shù)功能，可逆計(jì)數(shù)器應(yīng)設(shè)為了實(shí)現(xiàn)加、減計(jì)數(shù)功能，可逆計(jì)數(shù)器應(yīng)設(shè)“加加1控制控制和和“減減1控制控制”，有的還設(shè)有，有的還設(shè)有“計(jì)數(shù)控制計(jì)數(shù)控制”。一個(gè)由。一個(gè)由T觸發(fā)觸發(fā)器及有關(guān)控制電路構(gòu)成的可逆二進(jìn)制同步計(jì)數(shù)器如圖器及有關(guān)控制電路構(gòu)成的可逆二進(jìn)制同步計(jì)數(shù)器如圖10.19所示。所示。 圖10.19 可逆計(jì)數(shù)器n由圖由圖10.19可以看出：當(dāng)計(jì)數(shù)控制為可以看出：當(dāng)計(jì)數(shù)控制為1時(shí)，若加時(shí)，若加1控制為控制為1，減減1控制為控制為0，則該計(jì)數(shù)器具有加，則該計(jì)數(shù)器具有加1計(jì)數(shù)功能；計(jì)數(shù)功能；n當(dāng)計(jì)數(shù)控制為當(dāng)計(jì)數(shù)

18、控制為1，若加，若加1控制為控制為0，而減，而減1控制為控制為1時(shí)，則該時(shí)，則該計(jì)數(shù)器具有減計(jì)數(shù)器具有減1計(jì)數(shù)功能；計(jì)數(shù)功能；n當(dāng)計(jì)數(shù)控制為當(dāng)計(jì)數(shù)控制為0時(shí)，計(jì)數(shù)器不計(jì)數(shù)。顯然，在計(jì)數(shù)控制為時(shí)，計(jì)數(shù)器不計(jì)數(shù)。顯然，在計(jì)數(shù)控制為1時(shí)，加時(shí)，加1控制和減控制和減1控制不允許同時(shí)為控制不允許同時(shí)為1。10.3.4 非二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器n類(lèi)型：十進(jìn)制、八進(jìn)制、循環(huán)碼等類(lèi)型：十進(jìn)制、八進(jìn)制、循環(huán)碼等n 舉例：用舉例：用D觸發(fā)器設(shè)計(jì)觸發(fā)器設(shè)計(jì)8421編碼的十進(jìn)制加編碼的十進(jìn)制加1計(jì)數(shù)器：計(jì)數(shù)器：n第一步：列狀態(tài)轉(zhuǎn)換表第一步：列狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表Q4Q3Q2Q1Q4(n+1)Q3(n+1

19、)Q2(n+1)Q1(n+1)0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 00 1 0 1 0 1 0 10 1 1 0 0 1 1 00 1 1 1 0 1 1 11 0 0 0 1 0 0 01 0 0 1 1 0 0 10 0 0 0 1 0 1 0d 1 d 0 d 1 d 1 1 0 1 1d 0 d 1 d 0 d 0 1 1 0 0d 1 d 1 d 0 d 1 1 1 0 1d 0 d 1 D 0 d 0 1 1 1 0d 1 d 1 d 1 d 1 1 1 1 1d 1 d 0 d 0 d 0 n第二步：卡諾圖化簡(jiǎn)，求各第二步：卡諾圖化簡(jiǎn)，求各D觸發(fā)器的激勵(lì)函數(shù)表達(dá)式。觸發(fā)器的激勵(lì)