QuartusII中文完整教程

1、 Quartus II 的使用21 工程建立22 原理圖的輸入53 文本編輯 （verilog）154 波形仿真16Quartus II 的使用在這里，首先用最簡單的實(shí)例向讀者展示使用Quartus II軟件的全過程。進(jìn)入WINDOWS XP后，雙擊Quartus II圖標(biāo)，屏幕如圖1.1所示。圖 1.1 Quartus II 管理器1.1 工程建立使用 New Project Wizard，可以為工程指定工作目錄、分配工程名稱以及指定最高層設(shè)計(jì)實(shí)體的名稱。 還可以指定要在工程中使用的設(shè)計(jì)文件、其它源文件、用戶庫和 EDA 工具，以及目標(biāo)器件系列和器件（也可以讓Quartus II 軟件自動(dòng)選

2、擇器件）。建立工程的步驟如下：（1） 選擇File菜單下New Project Wizard ，如圖1.2所示。圖 1.2 建立項(xiàng)目的屏幕（2） 輸入工作目錄和項(xiàng)目名稱，如圖1.3所示?？梢灾苯舆x擇Finish，以下的設(shè)置過程可以在設(shè)計(jì)過程中完成。圖 1.3 項(xiàng)目目錄和名稱（3） 加入已有的設(shè)計(jì)文件到項(xiàng)目，可以直接選擇Next，設(shè)計(jì)文件可以在設(shè)計(jì)過程中加入，如圖1.4所示。圖 1.4 加入設(shè)計(jì)文件（4） 選擇設(shè)計(jì)器件：選擇仿真器和綜合器類型（默認(rèn)“None”為選擇QuartusII自帶的），選擇目標(biāo)芯片（開發(fā)板上的芯片類型），如圖1.5所示。圖 1.5 選擇器件（5） 選擇第三方EDA綜合、仿

3、真和時(shí)序分析工具（若都不選擇，則使用QuartusII自帶的所有設(shè)計(jì)工具）如圖1.6所示。圖 1.6 選擇EDA 工具（6） 建立項(xiàng)目完成，顯示項(xiàng)目概要，如圖1.7所示。圖 1.7 項(xiàng)目概要工程建立后，若需要新增設(shè)計(jì)文件，可以通過 Project /Add_Remove在工程中添加新建立的設(shè)計(jì)文件，也可以刪除不需要的設(shè)計(jì)文件。編譯 時(shí)將按此選項(xiàng)卡中顯示文件處理。注意：通過工程向?qū)ё鲎鞯脑O(shè)置都是可以在 Assignments/settings下再進(jìn)行修改的。1.2 原理圖的輸入原理圖輸入的操作步驟如下：（1） 選擇File 菜單下 New ，新建圖表/原理圖文件，如圖1.8所示。圖 1.8 新建

4、原理圖文件（2） 在圖1.9的空白處雙擊，屏幕如圖1.10所示：（3） 在圖1.10的Symbol Name 輸入編輯框中鍵入名稱，單擊 ok按鈕。此時(shí)可看到光標(biāo)上粘著被選的符號(hào)，將其移到合適的位置（參考圖 1.11）單擊鼠標(biāo)左鍵，使其固定；（4） 重復(fù)（2）、（3）步驟，給圖中放一個(gè)input、not、output 符號(hào)，如圖1.11所示；在圖1.11中，將光標(biāo)移到右側(cè)input右側(cè)待連線處單擊鼠標(biāo)左鍵后，再移動(dòng)到D觸發(fā)器的左側(cè)單擊鼠標(biāo)左鍵，即可看到在input和D觸發(fā)器之間有一條線生成；圖1.9 空白的圖形編輯器圖1.10 選擇元件符號(hào)的屏幕圖1.11 放置所有元件符號(hào)的屏幕（5） 重復(fù)（

5、4）的方法，完成所有的連線電路如圖1.12所示；（6） 在圖1.12中，雙擊input_name使其襯低變黑后，再鍵入clk，及命名該輸入信號(hào)為clk，用相同的方法將輸出信號(hào)定義成Q；如圖1.13所示。（7） 在圖1.13中單擊保存按鈕，以默認(rèn)的try1 文件名保存， 文件后綴為bdf。圖1.12 完成連線后的屏幕圖1.13 完成全部連接線的屏幕（8） 啟動(dòng)全程編譯：選擇Processing/Start Compilation/單擊編譯器快捷方式按鈕,自動(dòng)完成分析、排錯(cuò)、綜合、適配、匯編及時(shí)序分析的全過程。編譯過程中，錯(cuò)誤信息通過下方的信息欄指示（紅色字體）。雙 擊此信息，可以定位到錯(cuò)誤所在處

6、，改正后在此進(jìn)行編譯直至排除所有錯(cuò)誤；編譯成功后，會(huì)彈出編譯報(bào)告，顯示相關(guān)編譯信息。在圖1.8中；圖1.14 完成編譯的屏幕（9） 根據(jù)硬件接口設(shè)計(jì)，對(duì)芯片管腳進(jìn)行綁定。選擇Assignments菜單下Pins選項(xiàng)；（10） 雙擊對(duì)應(yīng)管腳后Location空白框，出現(xiàn)下拉菜單中選擇要綁定的管腳，如圖1.16所示；圖1.16 管腳指定（11） 在圖1.16中完成所有管腳的分配，然后重新編譯項(xiàng)目；（12） 對(duì)目標(biāo)版適配下載，（此處認(rèn)為實(shí)驗(yàn)板已安裝妥當(dāng)，有 關(guān)安裝方法見實(shí)驗(yàn)板詳細(xì)說明）單擊按鈕，屏幕顯示如圖1.17所示；圖1.18 適配下載界面（13） 選擇Hardware Setup ，如圖1.1

7、9所示；圖1.19 下載硬件設(shè)置（14） 在圖1.19中選擇添加硬件ByteBlasteMV or ByteBlaster II，如圖1.20所示；圖1.20 添加下載硬件（15） 可以根據(jù)需要添加多種硬件于硬件列表中，雙擊可選列表中需要的一種，使其出現(xiàn)在當(dāng)前選擇硬件欄中（本實(shí)驗(yàn)板采用ByteBlaster II 下載硬件），如圖1.21所示；圖1.21 選擇當(dāng)前下載硬件（16） 選擇下載模式，本實(shí)驗(yàn)板可采用兩種配置方式，AS模式對(duì)配置芯片下載，可以掉電保持，而JTGA模式對(duì)FPGA下載，掉電后FPGA信息丟失，每次上電都需要重新配置，如圖1.22所示；圖1.22 選擇下載模式（17） 選擇下

8、載文件和器件，JTAG 模式使用后綴為sof 的文件，AS模式使用后綴為pof的文件，選擇需要進(jìn)行的操作，分別如圖1.23，圖1.24所示；使用AS模式時(shí)，還要設(shè)置Assignments 菜單下Device，如圖1.25，選擇圖1.25中Device & Pin Options，如圖1.26，選擇使用的配置芯片，編譯；圖1.23 JTAG下載模式圖1.24 AS下載模式圖1.25 器件選項(xiàng)圖1.25 配置芯片選擇（18） 點(diǎn)擊Start按鍵，開始下載。1.3 文本編輯 （verilog）這一節(jié)中將向讀者簡單介紹如何使用Quartus II軟件進(jìn)行文本編輯。文本編輯（verilog）的操

9、作如下：（1） 建立我們的project2項(xiàng)目如下圖：圖1.26 建立項(xiàng)目project2（2） 在軟件主窗口單擊File菜單后，單擊New選項(xiàng)，選擇Verilog HDL File選項(xiàng)，如圖1.27所示：圖1.27 新建Verilog HDL文件（3） 單擊OK進(jìn)入空白的文本編輯區(qū)，進(jìn)行文本編輯，本節(jié)列舉一個(gè)D觸發(fā)器的例子，其完成后的屏幕如圖1.28所示；圖1.28 完成編輯后的屏幕（4） V文件名必須與模塊面相同，將dff1.v文件設(shè)置為頂層文 件，ProjectSet as Top-level Entity（5） 完成編輯后的步驟與完成原理圖編輯的步驟相同，請參考 1.1節(jié)有關(guān)內(nèi)容。（6

10、） 利用v文件生成原理圖模塊。在v文件編輯界面中，F(xiàn)ileCreat/UpdateCreat Symbol Files for Curent File.1.4 波形仿真下面以1.2節(jié)中project2為例，介紹使用Quartus II 軟件自帶的仿真器進(jìn)行波形仿真的步驟。（1） 打開project2 項(xiàng)目，新建波形仿真文件，如圖1.29；圖1.29 新建矢量波形文件（2） 在建立的波形文件左側(cè)一欄中，點(diǎn)擊鼠標(biāo)右鍵，在彈出菜單中選擇 Insert Node or Bus，如圖1.30所示；圖1.29 矢量波形文件節(jié)點(diǎn)加入（3） 在出現(xiàn)的圖1.30中，選擇Node Finder，將打開Node Finder 對(duì)話框，本試驗(yàn)對(duì)輸入輸出的管腳信號(hào)進(jìn)行仿真，所以在Filter 中選擇 Pins：all，點(diǎn)擊List 按鈕，如圖1.31所示；圖1.30 節(jié)點(diǎn)加入工具框圖1.31 Node Finder 對(duì)話框（4） 在圖1.31左欄中選擇需要進(jìn)行仿真的端口通過中間的按鈕加入到右欄中，點(diǎn)擊OK，端口加入到波形文件中，如圖1.32；圖1.32 加入仿真節(jié)點(diǎn)后的波形圖 （5） 在圖1.32中，選擇一段波形，通過左邊的設(shè)置工具條，給出需要的值，設(shè)置完成激勵(lì)波形，保存后如圖1.33所示；圖1.33 設(shè)置好激勵(lì)波形的波形文件 （6） 設(shè)置為功能仿真：AssignmentTiming Analys