DSP最小系統(tǒng)綜合版最終版ppt課件

1、SZU-TI DSPs Lab TMS320C54X最小系統(tǒng)設(shè)計(jì)n電源n時(shí)鐘電路n復(fù)位電路SZU-TI DSPs Lab1.電源部分DSP采用低電壓方式，可以大大降低DSP芯片的功耗，DSP芯片的電源分兩種，即內(nèi)核電源(CVdd)和I/O電源(DVdd) 。I/O電源采用3.3V電壓，內(nèi)核供電為1.8V。SZU-TI DSPs Lab以芯片TPS73HD318設(shè)計(jì)DSP的電源內(nèi)核電源1.8VI/O電源3.3VTPS73HD318采用了雙電源供電機(jī)制，以獲得更好的電采用了雙電源供電機(jī)制，以獲得更好的電源性能，其任務(wù)電壓為源性能，其任務(wù)電壓為3.3V和和1.8V。與。與3.3V供電相比，供電相比，

2、1.8V供電可以大大降低功耗。外部接口引腳仍采用供電可以大大降低功耗。外部接口引腳仍采用3.3V電壓，便于直接與外部低壓器件接口，而無(wú)需額外的電電壓，便于直接與外部低壓器件接口，而無(wú)需額外的電平轉(zhuǎn)換。芯片還提供了兩個(gè)寬度為平轉(zhuǎn)換。芯片還提供了兩個(gè)寬度為200ms的低電平復(fù)位的低電平復(fù)位脈沖。脈沖。SZU-TI DSPs Lab42.時(shí)鐘電路nTMS320VC5402內(nèi)部有震蕩電路，外接晶體及負(fù)載電容即可正常任務(wù)。當(dāng)然也可以不運(yùn)用內(nèi)部震蕩電路，直接輸入時(shí)鐘信號(hào)。n留意：當(dāng)運(yùn)用外接晶體時(shí)，要配置正確的負(fù)載電容0-30pF，使輸出時(shí)鐘頻率準(zhǔn)確、穩(wěn)定。nTMS320VC5402有片內(nèi)鎖相環(huán)PLLPha

3、se-Locked Loops)可以對(duì)輸入的時(shí)鐘信號(hào)進(jìn)展分頻或者是倍頻。SZU-TI DSPs LabTMS320VC5402 片內(nèi)PLL分頻及倍頻系數(shù)由片內(nèi)存放器CLKMD控制，CLKMD上電時(shí)的值由上電時(shí)對(duì)外部管腳CLKMD1、 CLKMD2、 CLKMD3電平采樣設(shè)定。SZU-TI DSPs Lab 基于以上原那么，以系統(tǒng)基于以上原那么，以系統(tǒng)任務(wù)時(shí)鐘為任務(wù)時(shí)鐘為20MHz為例為例，選用，選用10MHz無(wú)源晶體無(wú)源晶體的時(shí)鐘電路如下圖。圖中的時(shí)鐘電路如下圖。圖中根據(jù)根據(jù)5402時(shí)鐘配置原那時(shí)鐘配置原那么，將么，將5402的的CLKMDl、CLKMD2、CLKMD3引腳分別配置為高電平、引

4、腳分別配置為高電平、低電平、低電平，因此復(fù)低電平、低電平，因此復(fù)位時(shí)系統(tǒng)的任務(wù)頻率為外位時(shí)系統(tǒng)的任務(wù)頻率為外部參考時(shí)鐘源部參考時(shí)鐘源(10MHz)的兩的兩 倍，即倍，即20 MHz。時(shí)鐘設(shè)計(jì)圖時(shí)鐘設(shè)計(jì)圖SZU-TI DSPs Lab3. 3. 復(fù)位電路設(shè)計(jì)復(fù)位電路設(shè)計(jì)當(dāng)時(shí)鐘電路任務(wù)后，只需在 引腳上出現(xiàn)2個(gè)外部時(shí)鐘周期以上的低電平，芯片內(nèi)部一切電路存放器都初始化復(fù)位。只需當(dāng)此引腳變?yōu)楦唠娖胶螅酒瑑?nèi)的程序才可以從0FF80h地址開(kāi)場(chǎng)執(zhí)行。RSSZU-TI DSPs LabTMS320VC54X復(fù)位有三種方式，即上電復(fù)位、手動(dòng)復(fù)位、軟件復(fù)位。前兩種是經(jīng)過(guò)硬件電路實(shí)現(xiàn)的復(fù)位，后一種是經(jīng)過(guò)指令方式實(shí)現(xiàn)的復(fù)位。SZU-TI DSPs Lab在系統(tǒng)剛接通電源時(shí)，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個(gè)初始形狀開(kāi)場(chǎng)。這段低電平常間應(yīng)該大于系統(tǒng)的晶體振蕩啟振時(shí)間，以便避開(kāi)振蕩器啟振時(shí)的非線性特性對(duì)整個(gè)系統(tǒng)的影響。任務(wù)中復(fù)位那么要求復(fù)位的低電