第7章 組合邏輯電路

1、肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：主講人：邵平邵平肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平教學(xué)重點(diǎn)： 編碼譯碼器、加法器、數(shù)值比較器、數(shù)值選擇器和數(shù)值分配器的真值表及邏輯電路圖。用譯碼器和數(shù)值選擇器來實(shí)現(xiàn)任意邏輯函數(shù)。教學(xué)難點(diǎn)： 用譯碼器和數(shù)值選擇器來實(shí)現(xiàn)任意邏輯函數(shù)。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平Y(jié)31111ABCYY1Y21邏輯圖邏輯圖BBACBABYYYYBYXYBAYCBAY213321邏輯表達(dá)式邏輯表達(dá)式BABBABBACBAY最簡與或表達(dá)最簡與或表達(dá)式式組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中

2、無反饋環(huán)路（無記憶）。7.1 組合邏輯電路的分析與設(shè)計(jì)方法7.1.1 組合邏輯電路的分析方法（略） 合并肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2

3、 ABCCABCBAmmmY7657.1.2 組合邏輯電路的設(shè)計(jì)方法（略） 肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 ABC0001111001ABACY& 3 化簡 4 111Y= AB +AC 5 ACABY 6 肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平7.1.3 組合電路中的競爭冒險(xiǎn)1、產(chǎn)生競爭冒險(xiǎn)的原因、產(chǎn)生競爭冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競爭冒險(xiǎn)。產(chǎn)生競爭冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。AA1&Y1AAY1(a)(b)11Y

4、2AAY2(a)(b)干擾信號01AAY12AAY肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平2、消除競爭冒險(xiǎn)的方法、消除競爭冒險(xiǎn)的方法BCBAYY1 ABC000111100000110111ABC12314&有圈相切，則有競爭冒險(xiǎn)有圈相切，則有競爭冒險(xiǎn)ACBCBAY增加冗余項(xiàng)，增加冗余項(xiàng)，消除競爭冒險(xiǎn)消除競爭冒險(xiǎn)Y1ABC125341&肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平半加器半加器7.2 加法器 7.2.1 半加器和全加器半加器和全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。半加器真值表Ai BiSi

5、 Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號半加器電路圖加數(shù)本位的和向高位的進(jìn)位肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平全加器全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡

6、諾圖 AiBiCi-1000111100001010111 Ci的卡諾圖17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(全加器的邏輯圖和邏輯符號全加器的邏輯圖和邏輯符號=1&AiBiCi-1SiCi (a) 邏輯圖 (c) 國標(biāo)符號AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符號CI

7、 CO&FA=1111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmSA+B=AB肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。串行進(jìn)位加法器串行進(jìn)位加法器 7.2.2 加法器加法器：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進(jìn)位信號是由

8、低位向高位逐級傳遞的。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平加法器的應(yīng)用加法器的應(yīng)用8421 BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3碼碼 BCD 碼 0 0 1 1余 3 碼 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1被加數(shù)/被減數(shù)加數(shù)/減數(shù)加減控制BCD碼碼+0011=余余3碼碼二進(jìn)制并行加法二進(jìn)制并行加法/減法器減法器C0-10時(shí)，時(shí)，B 0=B，電路執(zhí)行，電路執(zhí)行A+B運(yùn)算；當(dāng)運(yùn)算；當(dāng)C0-11時(shí)，時(shí)，B 1=B，電路執(zhí)行，電路執(zhí)

9、行A+B運(yùn)算運(yùn)算,結(jié)結(jié)果再加果再加1就是減法運(yùn)算結(jié)果了。就是減法運(yùn)算結(jié)果了。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。 7.3 1位數(shù)值比較器位數(shù)值比較器設(shè)AB時(shí)L11；AB時(shí)L21；AB時(shí)L31。得1位數(shù)值比較器的真值表。A BL1(AB) L2(AB)L3(A=B)L2(AB)&邏邏輯輯表表達(dá)達(dá)式式邏邏輯輯圖圖肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 7.4 編碼器實(shí)現(xiàn)編碼操作的電路稱為編碼器。輸入輸 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0

10、10 1 00 1 11 0 01 0 11 0 01 1 1 7.4.1 二進(jìn)制編碼器二進(jìn)制編碼器輸輸入入8個(gè)互斥的信號個(gè)互斥的信號輸輸出出3位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表互斥：I0I7每次輸入只有1個(gè)為1，其它為0肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或門構(gòu)成(b) 由與非門構(gòu)成111&邏邏輯輯表表達(dá)達(dá)式式邏輯圖邏輯圖肇慶學(xué)院肇

11、慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真真值值表表四月四月201220122012 四月2012 四月星期日星期日星期一星期一星期二星期

12、二星期三星期三星期四星期四星期五星期五星期六星期六2526272829303112345678910111213141516171819202122232425262728293012345肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平集成集成3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 147

13、4LS148 5 4 3 2 1 13 12 11 10(a) 引腳排列圖(b) 邏輯功能示意圖ST為使能輸入端，低電平有效。YS為使能輸出端，通常接至低位芯片的使能輸入端。YS和ST配合可以實(shí)現(xiàn)多級編碼器之間的優(yōu)先級別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。 YEX 0表示是編碼輸出； YEX 1表示不是編碼輸出。集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平輸 入輸 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1

14、 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的真值表的真值表輸輸入入：邏輯：邏輯0(0(低電平）有效低電平）有效輸輸出出：邏輯：邏輯0(0(低電平）有效低電平）有效肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 7.4.2 二二-十進(jìn)制編碼器十進(jìn)制編碼器842

15、1 BCD碼編碼器碼編碼器輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏輯表達(dá)式邏輯表達(dá)式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構(gòu)成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&邏輯圖邏輯圖肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：

16、邵平I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 08421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器真值表真值表優(yōu)先級別從 I9至 I0遞降肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平譯碼器就是把一種

17、代碼轉(zhuǎn)換為另一種代碼的電路。 7.5 譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。 7.5.1 二進(jìn)制譯碼器二進(jìn)制譯碼器設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0

18、0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號個(gè)互斥的信號肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯

19、表達(dá)式邏輯圖邏輯圖電路特點(diǎn)電路特點(diǎn)：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平集成二進(jìn)制譯碼器集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯

20、功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。07YYAG2BG2022BAGG122BAGG肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平真值表真值表輸 入使 能選 擇輸 出G1 2GA2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1

21、1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1輸輸入入：自然二進(jìn)制碼：自然二進(jìn)制碼輸輸出出：低電平有效：低電平有效BAGGG222肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。

22、 7.5.2 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器8421 BCD碼譯碼器碼譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0

23、0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平集成集成8421 BCD碼譯碼碼譯碼器器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5

24、Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引腳排列圖(b) 邏輯功能示意圖肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh 7.5.3 顯示譯碼器顯示譯碼器數(shù)碼顯示器數(shù)碼顯示器用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平顯示譯碼器顯示

25、譯碼器真值表僅適用于共陰極真值表僅適用于共陰極LED真值表真值表換成另一種帶彎的6、9，輸出ag有何變化？肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 A3A2A1A0000111100010101011111110100212023AAAAAAAaa的卡諾圖的卡諾圖換成另一種帶彎的6、9，卡諾圖如何化簡？肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平邏輯表達(dá)式邏輯表達(dá)式121201302120130102012120102012010120212023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa肇慶學(xué)

26、院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平集成顯示譯碼器集成顯示譯碼器74LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引腳排列圖引腳排列圖肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平7653174211)7 , 6 , 5 , 3(),()7 , 4 , 2 , 1 (),(mmmmmCBACmmmmmCBASiiiiiiii 7.5.4 譯碼器的應(yīng)用譯碼器的應(yīng)用用二進(jìn)制譯碼器實(shí)現(xiàn)用二進(jìn)制譯碼器實(shí)現(xiàn)1位二進(jìn)制全加器

27、位二進(jìn)制全加器&AiBiCi-1 1SiCiA0 Y0A1 Y1A2 Y2 Y3 Y4STA Y5STB Y6STC Y774LS138畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非- -與非形式。與非形式。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 7.6數(shù)據(jù)選擇器數(shù)據(jù)選擇器 7.6.1 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D33001301201

28、1010iiimDAADAADAADAADY真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中選擇哪路輸出。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 7.6.2 集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成雙集成雙4選選

29、1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153輸 入輸 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3選通控制端選通控制端S為低電平有效，即為低電平有效，即S=0時(shí)芯片被選中，時(shí)芯片被選中，處于工作狀態(tài)；處于工作狀態(tài)；S=1時(shí)芯片被禁止，時(shí)芯片被禁止，Y0。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平集成集成8選選1數(shù)數(shù)據(jù)選擇器據(jù)選擇器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0

30、 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 時(shí)S 1時(shí) ， 選 擇 器 被 禁 止 ， 無 論 地 址 碼 是 什 么 ， Y總 是 等 于0肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平輸 入輸 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD

31、7 7D74LS151的的真值真值表表肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y1數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展A30 時(shí)，1S0、2S1，片(2)禁止、片(1)工作A31時(shí)，1S1、2S0，片(1)禁止、片(2)工作肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平 7.6.3 用數(shù)據(jù)選擇器實(shí)現(xiàn)任意邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)任意邏輯函數(shù)基本原理基本原理數(shù)據(jù)選擇器的主要特點(diǎn)：12

32、0niiimDY（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平基本步驟基本步驟確定數(shù)據(jù)選擇器確定數(shù)據(jù)選擇器確定地址變量確定地址變量 2 1 ABCBACBALn個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù)邏輯函數(shù) 1 選用選用74LS153 2 74LS153有兩個(gè)地址變量。例例1 1：肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平求求Di 3 函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：103210mmCmCmABCBACBAL4選1數(shù)據(jù)選擇器輸出信號的表達(dá)式：33221100DmDmDmDmY比較L和Y，得：103210DDCDCD、 3 肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平畫連線圖畫連線圖 4 C C 0 1 A B 0Y74LS153D0 D1 D2 D3 A1 A0 ST L21 4 肇慶學(xué)院肇慶學(xué)院 計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院 主講人：邵平主講人：邵平)13,12,11,1