第4章+存儲系統(tǒng)

1、1存儲系統(tǒng)與隨機存儲器2存儲器的角色l在現(xiàn)代計算機中，主存儲器處于全機中心地位在現(xiàn)代計算機中，主存儲器處于全機中心地位l當(dāng)前計算機正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲器當(dāng)前計算機正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲器中。中。CPU直接從存儲器取指令或存取數(shù)據(jù)。直接從存儲器取指令或存取數(shù)據(jù)。l計算機系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速計算機系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲器存取度加快，因此采用了直接存儲器存取(DMA)技術(shù)和技術(shù)和輸入輸出通道技術(shù)，在存儲器與輸入輸出系統(tǒng)之間輸入輸出通道技術(shù)，在存儲器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。直接傳送數(shù)據(jù)。l共享存儲器的多處理機的出

2、現(xiàn)，利用存儲器存放共共享存儲器的多處理機的出現(xiàn)，利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信，更加強了存儲享數(shù)據(jù)，并實現(xiàn)處理機之間的通信，更加強了存儲器作為全機中心的作用。器作為全機中心的作用。3存儲器的挑戰(zhàn)lMemory Wall4存儲系統(tǒng)系統(tǒng)的解決方案l存儲系統(tǒng)與存儲器存儲系統(tǒng)與存儲器l存儲器：提供存儲能力的物理實體存儲器：提供存儲能力的物理實體l存儲系統(tǒng)：各類物理存儲器組成的層次化體存儲系統(tǒng)：各類物理存儲器組成的層次化體系（系（ Memory Hierarchy）l高速緩存高速緩存Cachel主存主存l外存外存5存儲器的主要技術(shù)指標(biāo)l存儲器有三個基本參數(shù)：存儲器有三個基本參數(shù)：l容量、

3、速度、成本（價格容量、速度、成本（價格/位）位）l存儲容量：以字或字節(jié)為單位來表示主存儲存儲容量：以字或字節(jié)為單位來表示主存儲器存儲單元的總數(shù)。器存儲單元的總數(shù)。 l常用常用字節(jié)數(shù)字節(jié)數(shù)或或單元數(shù)單元數(shù)位數(shù)位數(shù)兩種方法來描述。兩種方法來描述。6存儲器的主要技術(shù)指標(biāo)l存儲器速度存儲器速度l存取時間：一次存取操作所需的時間存取時間：一次存取操作所需的時間l帶寬帶寬BM（最大數(shù)據(jù)傳送速率，單位：位（最大數(shù)據(jù)傳送速率，單位：位/秒）秒）MMTwB w數(shù)據(jù)存儲總線寬度數(shù)據(jù)存儲總線寬度內(nèi)存平均訪問時間內(nèi)存平均訪問時間ns級級SRAM Cache15nsSDRAM內(nèi)存內(nèi)存715nsEDO內(nèi)存內(nèi)存6080ns

4、EPROM存儲器存儲器100400ns外存平均訪問時間外存平均訪問時間ms級級硬盤硬盤910ms光盤光盤80120ms7存儲器的主要技術(shù)指標(biāo)l存儲器價格存儲器價格l硬盤：硬盤：600700元元/TBl內(nèi)存：內(nèi)存：200元元/GBlSRAM：400元元/256KB8存儲系統(tǒng)CACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）l根據(jù)各種存儲器的存儲根據(jù)各種存儲器的存儲容量、存取速度和價格容量、存取速度和價格比的不同，將它們按照比的不同，將它們按照一定的體系結(jié)構(gòu)組織起一定的體系結(jié)構(gòu)組織起來，使所放的程序和數(shù)來，使所放的程序和數(shù)據(jù)按照一定的層次分布據(jù)按照一定的層次分布在各種存儲器中。在各種存儲器

5、中。9存儲器的分類l按存儲介質(zhì)劃分：半導(dǎo)體、磁性按存儲介質(zhì)劃分：半導(dǎo)體、磁性l按存取方式劃分：隨機、順序按存取方式劃分：隨機、順序l按存儲器的讀寫功能劃分：只讀、讀寫按存儲器的讀寫功能劃分：只讀、讀寫l按信息的可保存性劃分：永久性、非永久按信息的可保存性劃分：永久性、非永久性記憶性記憶l按作用劃分：主存儲器、輔助存儲器、高按作用劃分：主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器等速緩沖存儲器、控制存儲器等10隨機讀寫存儲器(RAM)l隨機讀寫隨機讀寫（存?。寒?dāng)存儲器中的消息被（存?。寒?dāng)存儲器中的消息被讀取或?qū)懭胱x取或?qū)懭霑r，時，所需要的時間與這段所需要的時間與這段信息信息所在的所在的位

6、置位置無關(guān)。相對的，讀無關(guān)。相對的，讀取或?qū)懭腠樞蛟L問存儲設(shè)備中的信息時，其所需要的時取或?qū)懭腠樞蛟L問存儲設(shè)備中的信息時，其所需要的時間與位置就會有關(guān)系（如磁帶）。間與位置就會有關(guān)系（如磁帶）。 l靜態(tài)存儲器靜態(tài)存儲器SRAMl利用觸發(fā)器實現(xiàn)利用觸發(fā)器實現(xiàn)l無需動態(tài)刷新無需動態(tài)刷新l速度快、集成度低、功耗大速度快、集成度低、功耗大l動態(tài)存儲器動態(tài)存儲器DRAMl利用利用MOS電容保存數(shù)據(jù)電容保存數(shù)據(jù)l需要動態(tài)刷新需要動態(tài)刷新l速度慢、集成度高、功耗小速度慢、集成度高、功耗小存儲單元的機理不同存儲單元的機理不同存存儲儲矩矩陣陣讀讀 / /寫寫控控 制制 器器地地址址譯譯碼碼器器地地址址碼碼輸輸片

7、片 選選讀讀 / /寫寫 控控 制制輸輸 入入 / /輸輸 出出11SRAM的基本存儲單元l物理存儲單元物理存儲單元l存儲一位二進制信息的（存儲一位二進制信息的（0/1）的電路單元）的電路單元l可實現(xiàn)為可實現(xiàn)為4晶體管、晶體管、6晶體管等模式（晶體管等模式（4T/6T)12可以根據(jù)可以根據(jù)W上有無電流來判上有無電流來判斷觸發(fā)器存入信息的狀態(tài)。斷觸發(fā)器存入信息的狀態(tài)。V VCCCCZ Z /w/wT3T3 T4T4 T5T5 T6T6 T T1 1 T T2 2 A A B B w w保持：字線保持保持：字線保持低電位，一對位低電位，一對位線與雙穩(wěn)態(tài)電路線與雙穩(wěn)態(tài)電路相分離。雙穩(wěn)態(tài)相分離。雙穩(wěn)態(tài)

8、電路依靠自身的電路依靠自身的交叉反饋，保持交叉反饋，保持原有狀態(tài)不變。原有狀態(tài)不變。VCCT1導(dǎo)通導(dǎo)通讀出時若原來信息為讀出時若原來信息為“0”,就有電流自位線就有電流自位線1經(jīng)經(jīng)T5流向流向T1,對地形成放電回路，經(jīng)放大對地形成放電回路，經(jīng)放大為為“0信號信號”，表明原來存入為，表明原來存入為0，W上無上無電流。電流。兩個穩(wěn)態(tài)：兩個穩(wěn)態(tài)：T1導(dǎo)通，導(dǎo)通，T2截止存入信息為截止存入信息為“0”； T2導(dǎo)通，導(dǎo)通，T1截止存入信息為截止存入信息為“1” 字線狀態(tài)？字線狀態(tài)？T2截止，從截止，從而使單元處而使單元處于于“0”態(tài)態(tài)SRAM的基本存儲單元13SRAM的基本存儲單元l字線（Z）l控制存儲

9、單元的通斷l(xiāng)位線（W）l數(shù)據(jù)存取的路徑V VCCCCZ Z /w/wT3T3 T4T4 T5T5 T6T6 T T1 1 T T2 2 A A B B w wVCCT1導(dǎo)通導(dǎo)通T2截止，從截止，從而使單元處而使單元處于于“0”態(tài)態(tài)14SRAM的存儲矩陣1024個存儲單元排列成個存儲單元排列成3232的矩陣。為了存的矩陣。為了存取方便，給它們編上號。取方便，給它們編上號。32行編號為行編號為X0、X1、X31，32列編號為列編號為Y0、Y1、Y31。這樣每一這樣每一個存儲單元都有了一個個存儲單元都有了一個固定的編號，稱為固定的編號，稱為地址。地址。ZC15lSRAM存儲器 = 存儲體 + 讀寫電

10、路 + 地址譯碼電路 + 控制電路等。 SRAM存儲器的組成多個存儲矩陣可多個存儲矩陣可以按照同一地址以按照同一地址實現(xiàn)存取，形成實現(xiàn)存取，形成寬度為寬度為n的字存的字存取機制取機制16SRAM存儲器的組成l存儲體存儲體存儲體是存儲單元的集合l各個字的同一位組織在一個芯片中，如 40961位就是說4096個字的同一位l把16個40961位的芯片組織為矩陣的形式，從而組成409616的存儲器。訪問機制：由選擇線確定目標(biāo)單元。訪問機制：由選擇線確定目標(biāo)單元。地址到選擇信號的映射，即：地址到選擇信號的映射，即：地址譯碼地址譯碼17SRAM存儲器的組成l譯碼譯碼18SRAM存儲器的組成l地址譯碼器地址

11、譯碼器將二進制代碼表示的地址轉(zhuǎn)換為存儲將二進制代碼表示的地址轉(zhuǎn)換為存儲單元的選擇信號，確定目標(biāo)存儲單元，驅(qū)動相應(yīng)的讀單元的選擇信號，確定目標(biāo)存儲單元，驅(qū)動相應(yīng)的讀寫電路。寫電路。l輸入：輸入：CPU地址寄存器產(chǎn)生的存儲單元地址編碼地址寄存器產(chǎn)生的存儲單元地址編碼l輸出：目標(biāo)存儲單元選擇信號輸出：目標(biāo)存儲單元選擇信號可以分為單譯碼和可以分為單譯碼和雙譯碼兩類雙譯碼兩類19SRAM存儲器的組成l地址譯碼器地址譯碼器單譯碼單譯碼l僅含一個地址譯碼器僅含一個地址譯碼器l譯碼器的輸出叫字選譯碼器的輸出叫字選線線l字選線選擇某個字的所有字選線選擇某個字的所有位（一組存儲單元）位（一組存儲單元） ln位地址

12、線，經(jīng)過一維譯碼位地址線，經(jīng)過一維譯碼后，有后，有2n根選擇線。根選擇線。 l例如：例如：l地址輸入線地址輸入線n n4 4 經(jīng)地址譯碼器譯碼，可譯出經(jīng)地址譯碼器譯碼，可譯出2 24 41616個個狀態(tài)，分別對應(yīng)狀態(tài)，分別對應(yīng)1616個字地址。個字地址。20SRAM存儲器的組成l地址譯碼器地址譯碼器單譯碼單譯碼l問題：移碼所需資源（譯碼器和選擇線）增長迅速問題：移碼所需資源（譯碼器和選擇線）增長迅速l如圖：如圖：3-8譯碼到譯碼到4-16譯碼，譯碼設(shè)備增加一倍譯碼，譯碼設(shè)備增加一倍l僅適用于小容量存儲器僅適用于小容量存儲器思考：思考：8+8=16，8X8呢？矩陣形式是呢？矩陣形式是否更有效？否

13、更有效？21SRAM存儲器的組成l地址譯碼器地址譯碼器雙譯碼雙譯碼l包含兩個地址譯碼器（包含兩個地址譯碼器（X/Y） ln位地址線，經(jīng)過二維譯碼后，位地址線，經(jīng)過二維譯碼后，有有22n/2根選擇線根選擇線l可選擇可選擇2n/22n/2=2n個存儲字個存儲字l例如：例如：ln=12，雙譯碼輸出狀態(tài)為，雙譯碼輸出狀態(tài)為212=4096個，而譯碼線個，而譯碼線僅只有僅只有226=128根。根。 多個存儲矩陣可多個存儲矩陣可以按照同一地址以按照同一地址實現(xiàn)存取，形成實現(xiàn)存取，形成寬度為寬度為n的字存的字存取機制取機制22SRAM存儲器的組成片選與讀片選與讀/寫控制電路寫控制電路用作多個存儲器用作多個存

14、儲器芯片的使能信號，以及讀或?qū)懖僮鞯倪x擇芯片的使能信號，以及讀或?qū)懖僮鞯倪x擇信號。信號。I/O電路電路在數(shù)據(jù)總線和被選用的單元之在數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭耄g，用以控制被選中的單元讀出或?qū)懭?，并具有放大信息的作用。并具有放大信息的作用。?qū)動器驅(qū)動器驅(qū)動掛在各條驅(qū)動掛在各條X X方向選擇線上的方向選擇線上的所有存儲元電路。所有存儲元電路。輸出驅(qū)動電路輸出驅(qū)動電路為了為了擴展存儲器的容量，擴展存儲器的容量，將幾個芯片的數(shù)據(jù)將幾個芯片的數(shù)據(jù) 線并聯(lián)使用；線并聯(lián)使用；另外存另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用

15、到三態(tài)輸出緩沖器。數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。23SRAM存儲器芯片實例l21142114：SRAMSRAM芯片，容量為芯片，容量為1K1K 4 4位。位。l讀操作讀操作l片選（片選（/cs）有效，寫（）有效，寫（/we）無效，數(shù)據(jù)輸出三態(tài)門打開，無效，數(shù)據(jù)輸出三態(tài)門打開，數(shù)據(jù)輸出到外部數(shù)據(jù)總線。數(shù)據(jù)輸出到外部數(shù)據(jù)總線。l寫操作寫操作l片選（片選（/cs）有效，寫（）有效，寫（/we）有效，數(shù)據(jù)輸入通路打開，數(shù)有效，數(shù)據(jù)輸入通路打開，數(shù)據(jù)輸入信號控制指定存儲單元據(jù)輸入信號控制指定存儲單元的位線。的位線。l非工作狀態(tài)非工作狀態(tài)l片選（片選（/cs）無效，數(shù)據(jù)輸出端）無效，數(shù)據(jù)輸出端呈高阻

16、抗，與數(shù)據(jù)總線隔離。呈高阻抗，與數(shù)據(jù)總線隔離。2114地址線地址線10根根數(shù)據(jù)線數(shù)據(jù)線4根根A9A0D3D0CSWE片選線片選線寫使能寫使能24SRAM存儲器芯片實例l內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)l分為分為4 4個位平面，每個個位平面，每個位平面有位平面有10241024個物理個物理存儲單元，構(gòu)成一個存儲單元，構(gòu)成一個6464行行 1616列的矩陣。列的矩陣。l6-646-64行譯碼可以選擇行譯碼可以選擇四個平面的同一行，四個平面的同一行，4-164-16列譯碼選擇四個列譯碼選擇四個平面的同一列平面的同一列25SRAM存儲器芯片實例l讀周期讀周期l時序：使能地址時序：使能地址使能片選使能片選/讀讀讀出讀出

17、撤撤銷片選銷片選/讀讀l讀周期讀周期TRC：兩次讀出的最小間隔：兩次讀出的最小間隔lTCO：從片選有效到輸出數(shù)據(jù)穩(wěn)定所需時間：從片選有效到輸出數(shù)據(jù)穩(wěn)定所需時間26SRAM存儲器芯片實例l寫周期寫周期l時序：使能地址時序：使能地址/數(shù)據(jù)數(shù)據(jù)使能片選使能片選/寫寫寫入寫入撤撤銷片選銷片選/寫寫l寫周期寫周期TWC：兩次寫入的最小間隔：兩次寫入的最小間隔lTW：寫時間，片選與寫同時有效的時間：寫時間，片選與寫同時有效的時間27同步/異步讀28同步/異步寫29 (1) 利用電容上存儲電荷狀態(tài)的利用電容上存儲電荷狀態(tài)的不同來記錄信息。定義為：不同來記錄信息。定義為：電容充電至高電平，為電容充電至高電平，

18、為1；電；電容放電至低電平，為容放電至低電平，為0。 (2) 讀寫操作即為電容的充放電讀寫操作即為電容的充放電過程過程 (3) 不用雙穩(wěn)態(tài)電路，可以簡化不用雙穩(wěn)態(tài)電路，可以簡化結(jié)構(gòu)，完成充電后可將結(jié)構(gòu)，完成充電后可將MOS管斷開，既可降低芯片的功管斷開，既可降低芯片的功耗，也使芯片的集成度得到耗，也使芯片的集成度得到提高。提高。ZWTCSCD單管MOS動態(tài)存儲單元速度慢、集成度高、功耗小速度慢、集成度高、功耗小30（1）寫入）寫入若寫入若寫入0，字線為高電平，字線為高電平，位線為低電平，位線為低電平，CS通過通過T放放電；反之寫入電；反之寫入1。（2）讀出）讀出對位線預(yù)先充電（對位線預(yù)先充電（

19、CD)至高至高電平，斷開充電回路。字電平，斷開充電回路。字線加高電平。若線加高電平。若CS充有電充有電荷，則荷，則CS放電，使位線電放電，使位線電位上升，放大信號可得出位上升，放大信號可得出CS為為“1”。若。若CS上原來無上原來無電荷，則電荷，則CD向向CS充電，位充電，位線電位下降，得出線電位下降，得出CS為為”0”ZWTCSCD單管MOS動態(tài)存儲單元利用利用MOS電容存儲電荷保存數(shù)據(jù)電容存儲電荷保存數(shù)據(jù)31讀出讀出對位線預(yù)先充電（對位線預(yù)先充電（CD)至高至高電平，斷開充電回路。字電平，斷開充電回路。字線加高電平。若線加高電平。若CS充有電充有電荷，則荷，則CS放電，使位線電放電，使位線

20、電位上升，放大信號可得出位上升，放大信號可得出CS為為“1”。若。若CS上原來無上原來無電荷，則電荷，則CD向向CS充電，位充電，位線電位下降，得出線電位下降，得出CS為為”0”ZWTCSCD單管MOS動態(tài)存儲單元破壞性讀，需要重寫（再生）破壞性讀，需要重寫（再生）32暫存信息：暫存信息： 字線字線Z為低電平，為低電平，T截止。截止。但是此時仍然有電流泄但是此時仍然有電流泄露問題，電容電荷僅可露問題，電容電荷僅可以保持數(shù)毫秒以保持數(shù)毫秒ZWTCSCD單管MOS動態(tài)存儲單元暫存信息（暫存信息（Z為低電平）時需要不斷刷新，即：讀出并重寫為低電平）時需要不斷刷新，即：讀出并重寫故而稱之為動態(tài)存儲故而

21、稱之為動態(tài)存儲器，即器，即DRAM33DRAM存儲器結(jié)構(gòu)存儲矩陣存儲矩陣地址總線地址總線I/O緩沖器緩沖器數(shù)據(jù)總線數(shù)據(jù)總線讀寫控制讀寫控制/動態(tài)刷新電路動態(tài)刷新電路RAS#地址鎖存器地址鎖存器CAS#WE#行列地址選擇：克服大容量存儲器行列地址選擇：克服大容量存儲器帶來的地址線激增問題帶來的地址線激增問題34DRAM存儲器芯片實例l21642164：DRAMDRAM芯片，芯片，64K64K 1 1位位l引腳介紹引腳介紹l地址地址8 8位：兼作行地址和列地址，分時復(fù)用位：兼作行地址和列地址，分時復(fù)用l行選：為低電平時將地址線作為行地址，送入芯片內(nèi)的行地址行選：為低電平時將地址線作為行地址，送入芯

22、片內(nèi)的行地址鎖存器。鎖存器。l列選：為低電平時將地址線作為列地址，送入芯片內(nèi)地列地址列選：為低電平時將地址線作為列地址，送入芯片內(nèi)地列地址鎖存器。鎖存器。35DRAM存儲器芯片實例l內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)l四片四片128X128矩陣矩陣l行行/列譯碼各驅(qū)動列譯碼各驅(qū)動256根選擇線根選擇線l行行/列地址需要依次列地址需要依次輸入且輸入且鎖存鎖存36DRAM存儲器芯片實例l讀周期讀周期l時序：使能地址時序：使能地址使能使能RAS使能讀使能讀使能地址使能地址使能使能CAS 撤銷撤銷RAS/CAS/讀讀lTRC：讀周期，兩次發(fā)送行選信號之間的時間間隔：讀周期，兩次發(fā)送行選信號之間的時間間隔lTRAC/CA

23、S：從發(fā)送行：從發(fā)送行/列選信號到數(shù)據(jù)有效的時間間隔列選信號到數(shù)據(jù)有效的時間間隔37DRAM存儲器芯片實例l寫周期寫周期l時序：使能地址時序：使能地址使能使能RAS使能寫使能寫使能地址使能地址/數(shù)數(shù)據(jù)據(jù)使能使能CAS 撤銷撤銷RAS/CAS/寫寫l寫周期與讀周期相同，成為存取周期或讀寫周期與讀周期相同，成為存取周期或讀/寫周期寫周期3839DRAM存儲器的刷新l逐行刷新：設(shè)置一個刷新地址計數(shù)器，提供刷逐行刷新：設(shè)置一個刷新地址計數(shù)器，提供刷新地址，每刷新一行后，刷新地址計數(shù)器加新地址，每刷新一行后，刷新地址計數(shù)器加1，每個計數(shù)循環(huán)對芯片各行刷新一遍。每個計數(shù)循環(huán)對芯片各行刷新一遍。 l刷新周期

24、：把全部存儲單元都刷新一遍所允許刷新周期：把全部存儲單元都刷新一遍所允許的最大時間間隔稱為最大刷新周期，按目前的的最大時間間隔稱為最大刷新周期，按目前的工藝，這一指標(biāo)約為工藝，這一指標(biāo)約為2ms。問題：如何安排刷新周期？問題：如何安排刷新周期？答案：集中刷新、分散刷新、異步刷新答案：集中刷新、分散刷新、異步刷新40l幾點要求：幾點要求：l兩次刷新時間間隔不能超過允許時間兩次刷新時間間隔不能超過允許時間2msl刷新優(yōu)先于訪存，但不能打斷訪存周期刷新優(yōu)先于訪存，但不能打斷訪存周期l在刷新期間內(nèi)，不準(zhǔn)訪存。在刷新期間內(nèi)，不準(zhǔn)訪存。41集中刷新集中式刷新集中式刷新：在一個刷新周期內(nèi)，利用一段固定：在一

25、個刷新周期內(nèi)，利用一段固定的時間依次對存儲器的所有行逐一再生，在此期的時間依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。間停止對存儲器的讀和寫。例如：一個存儲器有例如：一個存儲器有1024行，系統(tǒng)存取周期為行，系統(tǒng)存取周期為200ns。刷。刷新周期為新周期為2ms。這樣，在每個刷新周期內(nèi)共有。這樣，在每個刷新周期內(nèi)共有 10 000個個工作周期，其中用于再生的為工作周期，其中用于再生的為 1024個工作周期，用于讀個工作周期，用于讀和寫的為和寫的為 8976個工作周期。即個工作周期。即(2ms/200ns)-1024=8976。優(yōu)點：優(yōu)點：主存利用率高，控制簡單主存利用率高，控制

26、簡單缺點：缺點：在集中刷新狀態(tài)中不能使用存儲器，形成一段死區(qū)，在集中刷新狀態(tài)中不能使用存儲器，形成一段死區(qū)，如果系統(tǒng)工作方式不允許死區(qū)，則不能用這種方式。如果系統(tǒng)工作方式不允許死區(qū)，則不能用這種方式。42分散刷新分散刷新：將每個存取周期分為兩部分，前半期可用于正分散刷新：將每個存取周期分為兩部分，前半期可用于正常讀寫或保持，后半期用于刷新。即：將各個刷新周期分常讀寫或保持，后半期用于刷新。即：將各個刷新周期分散地安排于各讀寫周期之后。散地安排于各讀寫周期之后。優(yōu)點：優(yōu)點：控制簡單，主存工作沒有長的死區(qū)?？刂坪唵危鞔婀ぷ鳑]有長的死區(qū)。缺點：缺點：主存利用率低，工作速度約降低一倍。這是因為每主存

27、利用率低，工作速度約降低一倍。這是因為每個存取周期中都包含一個刷新周期，所需時間約增加一倍。個存取周期中都包含一個刷新周期，所需時間約增加一倍。如果主存所用存儲芯片的讀如果主存所用存儲芯片的讀/寫周期寫周期tRC為為100ns，若采用，若采用分散刷新方式，存取周期將增至分散刷新方式，存取周期將增至200ns。在。在2ms內(nèi)將刷新內(nèi)將刷新10000次，遠超過芯片行數(shù)，浪費很多。因此分散刷新方次，遠超過芯片行數(shù)，浪費很多。因此分散刷新方式只能用于低速系統(tǒng)中。式只能用于低速系統(tǒng)中。 43異步刷新異步刷新異步刷新：按芯片行數(shù)決定所需的刷新周期數(shù)，：按芯片行數(shù)決定所需的刷新周期數(shù)，并分散安排在并分散安排

28、在2ms的最大刷新周期之中。的最大刷新周期之中。 例如芯片最大行數(shù)為例如芯片最大行數(shù)為128，可每隔，可每隔15.6s提出一次刷新請?zhí)岢鲆淮嗡⑿抡埱?，響?yīng)后就安排一個刷新周期。提出刷新請求時有可能求，響應(yīng)后就安排一個刷新周期。提出刷新請求時有可能CPU訪存尚未結(jié)束，則稍事等待至主存有空時，再安排刷訪存尚未結(jié)束，則稍事等待至主存有空時，再安排刷新周期進行刷新，所以稱為異步刷新方式。新周期進行刷新，所以稱為異步刷新方式。優(yōu)點：優(yōu)點：對主存利用率和工作速度影響最小，而且沒有死區(qū)。對主存利用率和工作速度影響最小，而且沒有死區(qū)。雖然控制上復(fù)雜一些，但可利用系統(tǒng)已有的雖然控制上復(fù)雜一些，但可利用系統(tǒng)已有的

29、DMA功能去實功能去實現(xiàn)。因此大多數(shù)計算機系統(tǒng)采用異步刷新方式?，F(xiàn)。因此大多數(shù)計算機系統(tǒng)采用異步刷新方式。另外另外 ：還可采取不定時刷新，在主機不訪存的時間內(nèi)刷新，：還可采取不定時刷新，在主機不訪存的時間內(nèi)刷新，取消了死區(qū)，但控制極其復(fù)雜。取消了死區(qū)，但控制極其復(fù)雜。 44三種方式實例比較l存儲單元存儲單元1024個，排成個，排成3232陣，存取陣，存取周期周期500ns，刷新按行進行，每刷新一行，刷新按行進行，每刷新一行用一個存取周期用一個存取周期500ns，共刷新，共刷新32行即行即32個存取周期。個存取周期。 集中式集中式 2ms/500ns=4000個周期個周期4000-32=3968

30、個，個，R/W32個，刷新個，刷新45 分散式分散式 按上例：存取周期按上例：存取周期500ns，刷新，刷新一行一行500ns，系統(tǒng)周期：，系統(tǒng)周期：1sl存儲單元存儲單元1024個，排成個，排成3232陣，存取陣，存取周期周期500ns，刷新按行進行，每刷新一行，刷新按行進行，每刷新一行用一個存取周期用一個存取周期500ns，共刷新，共刷新32行即行即32個存取周期。個存取周期。刷新間隔為刷新間隔為32s周期周期0周期周期1周期周期3146l存儲單元存儲單元1024個，排成個，排成3232陣，存取陣，存取周期周期500ns，刷新按行進行，每刷新一行，刷新按行進行，每刷新一行用一個存取周期用一

31、個存取周期500ns，共刷新，共刷新32行即行即32個存取周期。個存取周期。異步式異步式 在在2ms的時間內(nèi)，把存儲單元分散的時間內(nèi)，把存儲單元分散的刷新一遍。的刷新一遍。3232陣，陣，2ms/32=62.5s（每行刷新的平均間隔）（每行刷新的平均間隔）62s0.5s刷新間隔（刷新間隔（2ms）62.5s47注意注意l刷新對刷新對CPU是是透明透明的，原來存在的事物或的，原來存在的事物或?qū)傩裕瑥哪硞€角度看好像不存在了。屬性，從某個角度看好像不存在了。l刷新刷新按行進行按行進行，不需列地址不需列地址l刷新和讀出刷新和讀出操作即相似又不同操作即相似又不同l讀出對電容充電，刷新也充電，但僅補充電荷，無讀出對電容充電，刷新也充電，但僅補充電荷，無信息