ARM存儲(chǔ)系統(tǒng)機(jī)制

1、本文格式為Word版，下載可任意編輯ARM存儲(chǔ)系統(tǒng)機(jī)制 1存儲(chǔ)器部件的幾種分類 （1）按在系統(tǒng)中的地位分類 （2）按存儲(chǔ)介質(zhì)分類 （3）按信息存取方式分類 2存儲(chǔ)器的組織和結(jié)構(gòu) 描述存儲(chǔ)器的最基本的參數(shù)是存儲(chǔ)器的容量，如4Mb。通常狀況下，存儲(chǔ)器的表示并不惟一，有一些不同的表示方法，每種有不同的數(shù)據(jù)寬度。例如，一個(gè)4Mb的存儲(chǔ)器可能有下列兩種表示： 一個(gè)1 M×4位的陣列，每次存儲(chǔ)器訪問可獲得4位數(shù)據(jù)項(xiàng)，最大共有220個(gè)不同地址。 一個(gè)4 M×1位的陣列，每次存儲(chǔ)器訪問可獲得1位數(shù)據(jù)項(xiàng)，最大共有222個(gè)不同地址。 3常用的存儲(chǔ)器 1）隨機(jī)存儲(chǔ)器（RAM） 隨機(jī)存儲(chǔ)器可以被讀

2、和寫，它與磁盤不同，地址可以以任意次序被讀。隨機(jī)存儲(chǔ)器可以分為靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）。 （1）靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） （2）動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） 2）只讀存儲(chǔ)器（ROM） 一、 存儲(chǔ)體系結(jié)構(gòu) 1存儲(chǔ)器的多體結(jié)構(gòu) 1）存儲(chǔ)器性能的提高 對(duì)于多體結(jié)構(gòu)的存儲(chǔ)器來說，其容量可表示為SwWlm。其中W為存儲(chǔ)體的字長（單位為位或字節(jié)），l為單個(gè)存儲(chǔ)體的字?jǐn)?shù)，m為并行工作的存儲(chǔ)體個(gè)數(shù)。 2）存儲(chǔ)體系的組成 單體單字存儲(chǔ)器 單體多字存儲(chǔ)器 多體單字交叉存取存儲(chǔ)器 3）存儲(chǔ)體系的形式 （1）主存輔存存儲(chǔ)層次 輔存是外部設(shè)備的一部分，其編址和主存編址無關(guān)，操作系統(tǒng)的形成和

3、進(jìn)展使得程序員盡可能擺脫主存、輔存之間的地址定位，同時(shí)形成了支持這些功能的“幫助軟硬件”，通過軟、硬件結(jié)合，把主存和輔存統(tǒng)一成一個(gè)整體、形成一個(gè)主存輔存存儲(chǔ)層次。 （2）Cache主存輔存存儲(chǔ)層次 在計(jì)算機(jī)系統(tǒng)中，主存的速度一般與CPU的速度有一個(gè)數(shù)量級(jí)的差距，主存速度成為限制CPU速度潛力的重要因素。 二、總線操作 1總線協(xié)議 大部分總線協(xié)議的基本構(gòu)件是四周期握手協(xié)議。握手保證當(dāng)兩個(gè)設(shè)備要通信時(shí)，一個(gè)預(yù)備好發(fā)送，另一個(gè)預(yù)備好接收。握手使用兩根用來進(jìn)行握手的電線enq（表示查詢）和ack（表示應(yīng)答）。在握手期間，有專用的電線用來傳輸數(shù)據(jù)。 4周期握手描述如下： （1）設(shè)備1上升它的輸出電平來發(fā)

4、查詢信號(hào)，它告知設(shè)備2 應(yīng)預(yù)備好監(jiān)聽數(shù)據(jù)。 （2）當(dāng)設(shè)備2預(yù)備好接收數(shù)據(jù)時(shí)，它上升它的輸出電平來發(fā)應(yīng)答信號(hào)。這時(shí)，設(shè)備1和2 已預(yù)備好發(fā)送或接收。 （3）一旦數(shù)據(jù)傳送完畢，設(shè)備2降低它的輸出電平表示它已經(jīng)接收完數(shù)據(jù)。 （4）觀察應(yīng)答信號(hào)變低，設(shè)備1降低它的輸出電平。 2總線讀/寫 微處理器總線在握手的基礎(chǔ)上為CPU和系統(tǒng)其他部分建立通信。總線的基本操作是讀和寫。圖2-15顯示了一個(gè)支持讀和寫的典型總線結(jié)構(gòu)。主要部分如下： Clock 供應(yīng)總線組件各部分同步。 當(dāng)總線讀時(shí)，R/W為1。當(dāng)總線寫時(shí)，R/W為0。 Address是一個(gè)a位信號(hào)束，為訪問供應(yīng)地址。 Data是一個(gè)n位信號(hào)束，它可從CP

5、U得到數(shù)據(jù)或向CPU傳送數(shù)據(jù)。 Data ready當(dāng)數(shù)據(jù)束上值合法時(shí)發(fā)信號(hào)。 3總線的時(shí)序圖 總線行為常常以時(shí)序圖說明。時(shí)序圖表示總線上的信號(hào)如何隨時(shí)間變化。 4直接內(nèi)存訪問（DMA） 直接存儲(chǔ)器訪問（DMA）是允許讀寫不由CPU掌握的總線操作。DMA傳輸由DMA掌握器掌握，它從CPU懇求總線掌握。得到掌握權(quán)后，掌握器直接在設(shè)備和存儲(chǔ)器之間執(zhí)行讀寫操作。 5系統(tǒng)總線配置 一個(gè)微處理器系統(tǒng)可能含有多條總線。高速設(shè)備可連到高速總線上，而低速設(shè)備連到別的總線上。一個(gè)被稱為橋的小規(guī)律電路使總線可以互連。 2.4.3 ARM存儲(chǔ)系統(tǒng) 1ARM存儲(chǔ)數(shù)據(jù)類型 ARM處理器支持以下6種數(shù)據(jù)類型： 8位有符號(hào)

6、和無符號(hào)字節(jié)。 16位有符號(hào)和無符號(hào)半字，以2字節(jié)的邊界對(duì)齊。 32位有符號(hào)和無符號(hào)字，以4字節(jié)的邊界對(duì)齊。 2數(shù)據(jù)存儲(chǔ)格式 ARM處理器的數(shù)據(jù)存儲(chǔ)格式有兩種：大端模式和小端模式。這兩種模式是依據(jù)最低有效字節(jié)與相鄰較高有效字節(jié)相比，是存放在較低的地址還是較高的地址來劃分的。ARM處理器可以很便利地配置其中任何一種存儲(chǔ)器方式，默認(rèn)的狀況下使用小端 模式。 （1）大端模式：較高的有效字節(jié)存放在較低的存儲(chǔ)器地址，較低的有效字節(jié)存放在較高的存儲(chǔ)器地址。 （2）小端模式：較高的有效字節(jié)存放在較高的存儲(chǔ)器地址，較低的有效字節(jié)存放在較低的存儲(chǔ)器地址。 3存儲(chǔ)器接口 ARM有4種存儲(chǔ)周期的基本類型： 空閑周期。 非挨次周期。 挨次周期。 協(xié)處理器寄存器傳送周期。 5存儲(chǔ)管理單元MMU 存儲(chǔ)管理單元在CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換。由于是將地址從規(guī)律空間映射到物理空間，因此這個(gè)轉(zhuǎn)換過程一般稱為內(nèi)存映射。在ARM系統(tǒng)中，存儲(chǔ)管理單元MMU主要完成以下工作： 虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。在ARM中采納了頁式虛擬存儲(chǔ)管理。它把虛擬地址空