組合邏輯電路仿真課件

1、Multisim電路仿真電路仿真 快速入門快速入門之?dāng)?shù)字電子技術(shù)之?dāng)?shù)字電子技術(shù)實(shí)驗(yàn)1：邏輯轉(zhuǎn)換儀的使用例：創(chuàng)建數(shù)字電路（TTL74系列門電路），將輸入輸出端連接到邏輯轉(zhuǎn)換儀。 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換由邏輯圖得到真值表由邏輯圖得到真值表 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換由真值表得到最小項(xiàng)表達(dá)式由真值表得到最小項(xiàng)表達(dá)式 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換由真值表得到最簡(jiǎn)表達(dá)式由真值表得到最簡(jiǎn)表達(dá)式 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換得到與非形式的邏輯圖得到與非形式的邏輯圖 組合邏輯電路的分析舉例：創(chuàng)建邏輯電路，邏輯轉(zhuǎn)換儀XLC1接入。 組合邏輯電路的分析分析真值表和最簡(jiǎn)表達(dá)式 組合邏輯電路的分析同理，將Y2接入XLC1 結(jié)合結(jié)合Y1Y1、

2、Y2Y2的表達(dá)式及真值表，可知該電路為一位全加器電的表達(dá)式及真值表，可知該電路為一位全加器電路。路。Y1Y1為全加器的和，為全加器的和，Y2Y2為全加器產(chǎn)生的進(jìn)位。為全加器產(chǎn)生的進(jìn)位。2 2、畫出圖示電路，仿真列出電路真、畫出圖示電路，仿真列出電路真值表，判斷電路的邏輯功能值表，判斷電路的邏輯功能實(shí)驗(yàn)2組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)1、半加器的電路仿真、半加器的電路仿真 半加器真值表 Ai Bi Si Ci+1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 組合邏輯電路的設(shè)計(jì)l根據(jù)給定設(shè)計(jì)要求，設(shè)計(jì)出邏輯電路，目標(biāo)是以最少的元器件構(gòu)建滿足功能要求的邏輯電路l傳統(tǒng)設(shè)計(jì)（人

3、工設(shè)計(jì)）步驟：（1）分析題意，將文字?jǐn)⑹龀橄鬄檫壿嬅枋觯x輸入輸出邏輯變量（2）根據(jù)邏輯功能要求列出真值表（3）由真值表寫出邏輯關(guān)系表達(dá)式，并化簡(jiǎn)為最簡(jiǎn)邏輯表達(dá)式（4）按最簡(jiǎn)邏輯表達(dá)式構(gòu)建邏輯電路l基于Multisim設(shè)計(jì)組合邏輯電路過(guò)程大大簡(jiǎn)化，但思路與人工設(shè)計(jì)基本相同 組合邏輯電路的設(shè)計(jì)例：設(shè)計(jì)一汽車告警系統(tǒng)，在以下情況下產(chǎn)生告警信號(hào)：?jiǎn)?dòng)開(kāi)關(guān)啟動(dòng)而車門未關(guān)；啟動(dòng)開(kāi)關(guān)啟動(dòng)而安全帶未系好；啟動(dòng)開(kāi)關(guān)啟動(dòng)而車門未關(guān)、安全帶也未系好。設(shè)計(jì)：（1）定義輸入輸出邏輯變量，文字?jǐn)⑹龀橄鬄檫壿嬅枋鲚斎胱兞?個(gè)：?jiǎn)?dòng)開(kāi)關(guān)（啟動(dòng)/未啟動(dòng)）、車門（關(guān)/未關(guān)）、安全帶（系好/未系好）輸出變量1個(gè)：告警信號(hào)（產(chǎn)生

4、/未產(chǎn)生）用A、B、C、F表示這些變量，邏輯描述為： 組合邏輯電路的設(shè)計(jì)A=1/0，啟動(dòng)開(kāi)關(guān) = 啟動(dòng)/未啟動(dòng)B=1/0，車門 = 關(guān)/未關(guān)C=1/0，安全帶 =系好/未系好F=1/0，告警信號(hào) = 產(chǎn)生/未產(chǎn)生（2）根據(jù)邏輯功能要求列出真值表：序號(hào)A B CF1000020010301004011051001610117110181110組合邏輯電路的分析與設(shè)計(jì)（3）由真值表寫出邏輯關(guān)系表達(dá)式，并化簡(jiǎn)為最簡(jiǎn)邏輯表達(dá)式調(diào)用邏輯轉(zhuǎn)換儀，輸入真值表，再得到最簡(jiǎn)表達(dá)式組合邏輯電路的設(shè)計(jì)（4）按最簡(jiǎn)邏輯表達(dá)式構(gòu)建邏輯電路實(shí)驗(yàn)3 常用組合電路性能測(cè)試與仿真分析1、“一位全加器74LS183”性能測(cè)試 輸

5、入輸出端子不多，采用開(kāi)關(guān)提供輸入信號(hào)，指示燈觀察輸出結(jié)果注：注：D D是是SOPSOP封裝的，封裝的，N N是是DIPDIP封裝封裝常用組合電路性能測(cè)試與仿真分析“一位全加器74LS183”性能測(cè)試A1=B1=CN1=0,A1=B1=CN1=0,S1=0,1CN1=0S1=0,1CN1=0A1=1, B1=CN1=0,A1=1, B1=CN1=0,S1=1,1CN1=0S1=1,1CN1=0 常用組合電路性能測(cè)試與仿真分析 依此類推，使ABC三個(gè)鍵按000、001、010111組合，運(yùn)行，觀測(cè)輸出結(jié)果，列寫測(cè)試結(jié)果。輸入輸出A1B1CN1S11CN10000010010010101100100

6、110101010110111111 常用組合電路性能測(cè)試與仿真分析l輸入端A1、B1，前級(jí)進(jìn)位端CN1l本位和S1、進(jìn)位端1CN1l借助邏輯分析儀可構(gòu)建真值表，轉(zhuǎn)換為表達(dá)式，得到本位和S1、進(jìn)位端1CN1的表達(dá)式l測(cè)試說(shuō)明： 待測(cè)試芯片輸入輸出引腳多時(shí)，輸入信號(hào)可用字信號(hào)發(fā)生器，輸出信號(hào)用邏輯分析儀或LED常用組合電路性能測(cè)試與仿真分析l 全加器仿真分析兩個(gè)或兩個(gè)以上切換至兩個(gè)或兩個(gè)以上切換至上觸點(diǎn)（輸入上觸點(diǎn)（輸入1 1），指），指示燈示燈X1X1亮。具有三人表亮。具有三人表決器的功能。決器的功能。2、字信號(hào)發(fā)生器（Word Generator）用于產(chǎn)生數(shù)字信號(hào)（最多32位），作為數(shù)字信號(hào)

7、源字信號(hào)字信號(hào)編輯區(qū)編輯區(qū)高高1616位位低低1616位位數(shù)據(jù)數(shù)據(jù)準(zhǔn)備端準(zhǔn)備端觸發(fā)端觸發(fā)端l字信號(hào)編輯區(qū)：按順序顯示待輸出的數(shù)字信號(hào)，可直接編輯修改lControls選擇區(qū)域：數(shù)字信號(hào)輸出控制Cycle：從起始地址開(kāi)始循環(huán)輸出，數(shù)量由Settings對(duì)話框設(shè)定Burst：輸出從起始地址開(kāi)始至終了地址的全部數(shù)字信號(hào)Step：?jiǎn)尾捷敵鰯?shù)字信號(hào)Set按鈕：設(shè)置數(shù)字信號(hào)類型和數(shù)量lDisplay選擇：十六進(jìn)制、十進(jìn)制、二進(jìn)制、ASCII碼lTrigger選擇：內(nèi)觸發(fā)、外觸發(fā)、上升沿、下降沿lFrequency：輸出數(shù)字信號(hào)的頻率字信號(hào)發(fā)生器（Word Generator）字信號(hào)發(fā)生器（Word Gen

8、erator）Set：設(shè)置數(shù)字信號(hào)類型和數(shù)量Pre-set Patterns:不改變字信號(hào)編輯區(qū)的數(shù)字信號(hào)載入數(shù)字信號(hào)文件*.dp存儲(chǔ)數(shù)字信號(hào)將字信號(hào)編輯區(qū)的數(shù)字信號(hào)清零數(shù)字信號(hào)從初始地址至終了地址輸出數(shù)字信號(hào)從終了地址至初始地址輸出數(shù)字信號(hào)按右移方式輸出數(shù)字信號(hào)按左移方式輸出數(shù)字信號(hào)的數(shù)量數(shù)字信號(hào)的數(shù)量Initial Pattern:Initial Pattern:設(shè)置數(shù)字信號(hào)初始值，只在設(shè)置數(shù)字信號(hào)初始值，只在Shift RightShift Right、Shift Shift LeftLeft選項(xiàng)起作用。選項(xiàng)起作用。2、譯碼器的仿真分析譯碼器是編碼器的反操作，將二進(jìn)制代碼譯成高低電平信號(hào)

9、，包括二進(jìn)制譯碼器、二-十進(jìn)制譯碼器、顯示譯碼器。以二進(jìn)制譯碼器74LS138（3線-8線譯碼器）為例。相關(guān)虛擬儀器：邏輯分析儀（Logic Analyzer） 用于同步記錄和顯示16位數(shù)字信號(hào)，可用于對(duì)數(shù)字信號(hào)的高速采集和時(shí)序分析接接輸輸入入信信號(hào)號(hào)觸發(fā)控制端時(shí)鐘觸發(fā)控制端時(shí)鐘控制端接外部時(shí)控制端接外部時(shí)鐘鐘操作界面：左側(cè)16個(gè)小圓圈代表16個(gè)輸入端，若接有被測(cè)信號(hào)，則出現(xiàn)黑圓點(diǎn)左側(cè)第1區(qū): Stop: 停止仿真Reset：復(fù)位并清除顯示波形Reverse：改變屏幕背景顏色左側(cè)第2區(qū): T1、T2：讀數(shù)指針1和2離開(kāi)掃描線零點(diǎn)的時(shí)間T2-T1：兩讀數(shù)指針之間的時(shí)間差Clock/Div: Cl

10、ock/Div: 顯示屏上每個(gè)水平顯示屏上每個(gè)水平刻度現(xiàn)實(shí)的時(shí)鐘脈沖數(shù)刻度現(xiàn)實(shí)的時(shí)鐘脈沖數(shù)SetSet按鈕按鈕: : 設(shè)置時(shí)鐘脈沖設(shè)置時(shí)鐘脈沖邏輯分析儀（Logic Analyzer）邏輯分析儀（Logic Analyzer）單擊Set，彈出Clock setupClock SourceClock Source：選擇外：選擇外/ /內(nèi)時(shí)鐘內(nèi)時(shí)鐘Clock RateClock Rate：時(shí)鐘頻率：時(shí)鐘頻率Sampling SettingSampling Setting：取樣方式：取樣方式Pre-trigger SamplesPre-trigger Samples：前沿觸發(fā)取樣數(shù)：前沿觸發(fā)取樣數(shù)P

11、ost-trigger SamplesPost-trigger Samples：后沿觸發(fā)取樣數(shù)：后沿觸發(fā)取樣數(shù)Threshold Volt.Threshold Volt.：閾值電壓：閾值電壓邏輯分析儀（Logic Analyzer）Trigger區(qū)：設(shè)置觸發(fā)方式，單擊Set按鈕Trigger Clock EdgeTrigger Clock Edge：觸發(fā)方式：觸發(fā)方式PositivePositive上升沿、上升沿、NegativeNegative下降沿、下降沿、BothBoth升降沿觸發(fā)升降沿觸發(fā)Trigger QualifierTrigger Qualifier：觸發(fā)限定字（：觸發(fā)限定字（0

12、 0、1 1、x(0 x(0、1 1皆可皆可) )）Trigger PatternsTrigger Patterns：觸發(fā)樣本，可設(shè)：觸發(fā)樣本，可設(shè)置樣本置樣本A A、B B、C CTrigger CombinationsTrigger Combinations：選擇組合的：選擇組合的觸發(fā)樣本觸發(fā)樣本3 3、編碼器的仿真分析、編碼器的仿真分析l編碼器的仿真分析：優(yōu)先編碼器74LS148 編碼器74LS148輸出為反碼，在其輸出端加反相器變成原碼輸出，輸出代碼用LED數(shù)碼管顯示。實(shí)驗(yàn)4 數(shù)據(jù)選擇器的仿真分析實(shí)驗(yàn)內(nèi)容：用實(shí)驗(yàn)內(nèi)容：用8 8選一的數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)表決電路選一的數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)表決

13、電路電路功能：電路功能：電路有電路有3 3個(gè)輸入變量個(gè)輸入變量A A、B B、C C和一和一個(gè)控制變量個(gè)控制變量MM。M=0M=0 ，電路實(shí)現(xiàn)，電路實(shí)現(xiàn)“意見(jiàn)一致意見(jiàn)一致”功能（功能（ABCABC全部同意時(shí)，表決通過(guò)，否則表決全部同意時(shí)，表決通過(guò)，否則表決不通過(guò)）；不通過(guò)）；M=1M=1，實(shí)現(xiàn)，實(shí)現(xiàn)“多數(shù)表決多數(shù)表決”功能。功能。（ABCABC中多數(shù)同意，則表決通過(guò)。中多數(shù)同意，則表決通過(guò)。設(shè)計(jì)要求：設(shè)計(jì)要求：用開(kāi)關(guān)產(chǎn)生用開(kāi)關(guān)產(chǎn)生MM信號(hào)。用字信號(hào)發(fā)生信號(hào)。用字信號(hào)發(fā)生器產(chǎn)生地址，用指示燈指示表決結(jié)果，并用邏器產(chǎn)生地址，用指示燈指示表決結(jié)果，并用邏輯分析儀觀察所有輸入輸出信號(hào)。輯分析儀觀察所有

14、輸入輸出信號(hào)。作業(yè)：用譯碼器設(shè)計(jì)一位全加器作業(yè)：用譯碼器設(shè)計(jì)一位全加器基本要求：基本要求： 1 1、自動(dòng)生成譯碼器的地址輸入、自動(dòng)生成譯碼器的地址輸入 2 2、用相應(yīng)的顯示器件指示出和及進(jìn)、用相應(yīng)的顯示器件指示出和及進(jìn)位的狀態(tài)。位的狀態(tài)。擴(kuò)展要求：顯示加數(shù)、被加數(shù)、來(lái)自低位擴(kuò)展要求：顯示加數(shù)、被加數(shù)、來(lái)自低位的進(jìn)位的狀態(tài)。的進(jìn)位的狀態(tài)。實(shí)驗(yàn)5 組合邏輯電路的綜合練習(xí)1 1、設(shè)計(jì)一個(gè)余、設(shè)計(jì)一個(gè)余3 3碼轉(zhuǎn)換成碼轉(zhuǎn)換成84218421碼的電路碼的電路 要求：能夠顯示輸入代碼和輸出代碼要求：能夠顯示輸入代碼和輸出代碼2 2、用雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全加器、用雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全加器 要求：能夠

15、顯示輸入位和輸出為的變化要求：能夠顯示輸入位和輸出為的變化3 3、設(shè)計(jì)一位余、設(shè)計(jì)一位余84218421碼的求和電路碼的求和電路 要求：能夠顯示輸入代碼和輸出代碼要求：能夠顯示輸入代碼和輸出代碼實(shí)驗(yàn)6 觸發(fā)器電路仿真分析l觸發(fā)器：具有記憶功能的存儲(chǔ)器件，是構(gòu)建時(shí)序邏輯電路的最基本單元。l觸發(fā)器（trigger）是個(gè)特殊的存儲(chǔ)過(guò)程，它的執(zhí)行不是由程序調(diào)用，也不是手工啟動(dòng)，而是由事件來(lái)觸發(fā)l種類：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器1. 基本觸發(fā)器 由兩個(gè)與非門交叉耦合構(gòu)成。電路如圖電路如圖7.6 觸發(fā)器電路仿真分析lD觸發(fā)器：時(shí)鐘類觸發(fā)器。l功能：置位、復(fù)位。l在時(shí)鐘信號(hào)作用下，輸入端D的

16、狀態(tài)（1或0），使輸出端置位或復(fù)位。lD觸發(fā)器邏輯符號(hào)lD觸發(fā)器功能表DQnQn+1000010101111D D觸發(fā)器邏輯符號(hào)觸發(fā)器邏輯符號(hào)7.6 觸發(fā)器電路仿真分析D D觸發(fā)器仿真觸發(fā)器仿真信號(hào)源：信號(hào)源：7.6 觸發(fā)器電路仿真分析JK觸發(fā)器l時(shí)鐘類觸發(fā)器l功能：保持、置0、置1、翻轉(zhuǎn)。l在時(shí)鐘信號(hào)作用下，輸入端J、K的狀態(tài)（1或0），使輸出端保持、置位、復(fù)位、翻轉(zhuǎn)。l功能表l邏輯符號(hào)JKQn+100Qn01010111(Qn)7.6 觸發(fā)器電路仿真分析JKJK觸發(fā)器仿真觸發(fā)器仿真7.6 觸發(fā)器電路仿真分析l觸發(fā)器是構(gòu)建時(shí)序邏輯電路的基本組成部分l觸發(fā)器種類多，但常用只有D觸發(fā)器、JK觸發(fā)

17、器l用觸發(fā)器構(gòu)成的時(shí)序電路分析u構(gòu)建電路u時(shí)鐘源u分段線性源u邏輯分析儀7.7 時(shí)序電路設(shè)計(jì)與仿真分析l時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路（觸發(fā)器）組成，并在時(shí)鐘信號(hào)控制下工作。l常用時(shí)序電路有：寄存器、移位寄存器、計(jì)數(shù)器、順序脈沖發(fā)生器、序列信號(hào)發(fā)生器。7.7.1 十進(jìn)制加減計(jì)數(shù)器74LS192帶預(yù)置輸入的十進(jìn)制加減可逆計(jì)數(shù)器【設(shè)計(jì)】用74LS192設(shè)計(jì)一個(gè)二十五進(jìn)制減計(jì)數(shù)器。7.7 時(shí)序電路設(shè)計(jì)與仿真分析7.7.2 雙向移位寄存器74LS1944位雙向通用移位寄存器器【設(shè)計(jì)】用74LS194設(shè)計(jì)一個(gè)流水燈電路。7.7 時(shí)序電路設(shè)計(jì)與仿真分析7.7.3 序列信號(hào)發(fā)生器電路設(shè)計(jì)l序列信號(hào)：串

18、行數(shù)字信號(hào)l序列信號(hào)發(fā)生器：能產(chǎn)生序列信號(hào)的電路l構(gòu)成方法：觸發(fā)器+門電路；計(jì)數(shù)器+數(shù)據(jù)選擇器【設(shè)計(jì)】用計(jì)數(shù)器74LS161和數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)8位序列信號(hào)（11101000）發(fā)生器。7.8 555定時(shí)器設(shè)計(jì)與仿真分析RST RST 復(fù)位，低電平有效復(fù)位，低電平有效 DIS DIS 放電輸出，集電極開(kāi)路放電輸出，集電極開(kāi)路THR THR 高觸發(fā)輸入端高觸發(fā)輸入端TRI TRI 低低觸發(fā)輸入端觸發(fā)輸入端CON CON 電壓控制輸入端電壓控制輸入端OUT OUT 輸出端輸出端7.8 555定時(shí)器設(shè)計(jì)與仿真分析555555定時(shí)器構(gòu)建施密特觸發(fā)器（施密特反相器）定時(shí)器構(gòu)建施密特觸發(fā)器（施

19、密特反相器）直流偏置電壓設(shè)為直流偏置電壓設(shè)為2.5V2.5V7.8 555定時(shí)器設(shè)計(jì)與仿真分析555555定時(shí)器構(gòu)建單穩(wěn)態(tài)觸發(fā)器定時(shí)器構(gòu)建單穩(wěn)態(tài)觸發(fā)器7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析ADC和DAC已經(jīng)成為計(jì)算機(jī)系統(tǒng)不可缺少的接口電路。7.9.1 ADC構(gòu)成及仿真分析ADC：將模擬信號(hào)轉(zhuǎn)為一組相應(yīng)二進(jìn)制數(shù)碼。ADC種類很多：u直接型u間接型【例】8位ADC仿真Place/Mixed/ADC_DAC/ADC 7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析選取選取8 8位位ADC ADC 7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析引腳介紹：引腳介紹：Vin Vin 輸入模擬電壓輸入模擬電壓Vref+ Vr

20、ef+ 參考電參考電壓壓+ +，與，與Vref-Vref-之差是滿度電壓之差是滿度電壓Vref- Vref- 參考電壓參考電壓SOC SOC 時(shí)鐘脈沖端時(shí)鐘脈沖端OE OE 轉(zhuǎn)換使能端轉(zhuǎn)換使能端D0D7 D0D7 二進(jìn)制數(shù)碼，排列順序?yàn)槎M(jìn)制數(shù)碼，排列順序?yàn)镈7D0D7D0EOC EOC 轉(zhuǎn)換結(jié)束信號(hào)，高電平表明轉(zhuǎn)換結(jié)束轉(zhuǎn)換結(jié)束信號(hào)，高電平表明轉(zhuǎn)換結(jié)束7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析燈亮表示燈亮表示1 1，燈滅表示燈滅表示0, 0,轉(zhuǎn)換的轉(zhuǎn)換的2 2進(jìn)制碼：進(jìn)制碼：1100110011001100驗(yàn)算：驗(yàn)算：電壓為電壓為4V4V滿度電壓滿度電壓5V5V4/5 = x/255所以所以 x=204 x=204轉(zhuǎn)換為二進(jìn)制轉(zhuǎn)換為二進(jìn)制為：為：11001100110011007.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析7.9.2 DAC構(gòu)成及仿真分析DAC