數(shù)字電路第五版(康華光)課后答案

1、數(shù)字電路第五版（康華光）課后答案第一章數(shù)字邏輯習(xí)題1.1 數(shù)字電路與數(shù)字信號1.1.2 圖形代表的二進制數(shù)010110100LSB1.1.4 一周期性數(shù)字波形如圖題所示，試計算:(1)周期；(2)頻率；(3)占空比例MSB0121112(ms)解：因為圖題所示為周期性數(shù)字波，所以兩個相鄰的上升沿之間持續(xù)的時間為周期，T=10ms頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%1.2 數(shù)制1.2.2將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)，八進制數(shù)和十六進制數(shù)(要求轉(zhuǎn)換誤差不大于2-4(2)127(4)2.718解：(2)(

2、127)D=27-1=(10000000)B-1=(1111111B=(177)O=(7F)H（4）（2.718）D=（10.1011）B=（2.54）O=（2.B）H1.4二進制代碼1.4.1 將下列十進制數(shù)轉(zhuǎn)換為8421BCD碼：（1）43（3）254.25解：（43）D=（01000011）BCD1.4.3 試用十六進制寫書下列字符繁榮ASCn碼的表示：P28（ 1） +（2）（3）you（4）43解：首先查出每個字符所對應(yīng)的二進制表示的ASCH碼，然后將二進制碼轉(zhuǎn)換為十六進制數(shù)表示?！?”的ASCII碼為0101011,則（00101011）B=（2B）H的ascn碼為1000000,

3、（01000000）B=（40）H（3）you的ASCn碼為本1111001,1101111,111010對應(yīng)的十六進制數(shù)分1,別為79,6F,75（4）43的ASCII碼為0110100,0110011對應(yīng)的十六緊張數(shù)分別為34,331.6邏輯函數(shù)及其表示方法1.6.1 在圖題1.6.1中，已知輸入信號A,B'的波形，畫出各門電路輸出L的波形。人-TLTLTLrr解：（a）為與非，（b）為同或非，即異或6_：；!_L:!；E：巳一；-1!：i：!；_i丁口l1:-LJlUTTJTL-n第二章邏輯代數(shù)習(xí)題解答2.1.1用真值表證明下列恒等式(3)A®=BABAB+(AB)=A

4、B+AB解：真值表如下ABABABABABab+AB0001011011000010100001100111由最右邊2欄可知）AB與ab+AB的真值表完全相同。2.1.3用邏輯代數(shù)定律證明下列等式(3)A+ABCACDCDEACDE+()=+解：A+ABCACDCDE+()=A(1+BCACDCDE)+=+AACDCDE+=+ACDCDE+=+ACD+E2.14用代數(shù)法而簡下列各式(3)ABCB(+C)解：ABCB(+C)=+(ABCBC)(+)=ABACBBBCCBC+=ABCABB+(+1)=ABC+(6)(A+BABABAB)()()()解：(A+BABABAB)()()()=AB?+A

5、B?+(A+BA)(+B)B.AB.AB一+_AB.B一+_A,B一+=AB(9)ABCDABDBCDABCBDBC+解：ABCDABDBCDABCBDBC+=ABCDDABDBCDC(+)+(+)=BACADCD(+)=BACAD(+-)=BACD(+)=ABBCBD+2171畫出實現(xiàn)下列邏輯表達式的邏輯電路圖，限使用非門和二輸入與非門(1)L=AB+ACL=DAC+)8(3)L=.(ABCtD(+)ABCD2.2.2 已知函數(shù)L(A,B,C,D)的卡諾圖如圖所示，試寫出函數(shù)L的最簡與或表達式解：l(abcdbcdbcdbcdabd+2.2.3 用卡諾圖化簡下列個式(1)ABCDABCDAB

6、ADABC+解:ABCDABCDABADABC+=ABCDABCDABCCDDADBBCCABCDD+(+)(+)(+)(+)(+)=ABCDABCDABCDABCDABCDABCDABCD+(6)LABCD(,)='(0,2,4,6,9,13)+1i(1,3,5,7,11,15)解：L= + A D(7) L A B C D(, 解：)=£(0,13,14,15)+£(1,2,3,9,10,11)LADACAB=+2.2.4已知邏輯函數(shù)LABBCCA=門）表示解：1由邏輯函數(shù)寫出真值表ABCL00000011010101111001101111013由卡諾圖，得邏

7、輯表達式LABBCAC+用摩根定理將與或化為與非表達式L=AB+BC+AC=ABBCAC?4由已知函數(shù)的與非-與非表達式畫出邏輯圖第三章習(xí)題3.1 MOS邏輯門電路3.1.1 根據(jù)表題3.1.1所列的三種邏輯門電路的技術(shù)參數(shù)，試選擇一種最合適工作在高噪聲環(huán)境下的門電路。表題3.1.1邏輯門電路的技VnHA = VoH(min)Vi)=2.4V2V=0.4VVnLA (max)= VlL(max)VoLg)=0.8V 0.4V=0.4V術(shù)參數(shù)表VoH(min)/VV0L(max)/VViH(min)/VVil(max)/V邏輯門A2.40.420.8邏輯門B3.50.22.50.6邏輯門C4.2

8、0.23.20.8解：根據(jù)表題3.1.1所示邏輯門的參數(shù)，以及式(3.1.1)和式(3.1.2),計算出邏輯門A的高電平和低電平噪聲容限分別為：同理分別求出邏輯門B和C的噪聲容限分別為：Vnhb=1Vvnlb=0.4VVnhc=1VVnlc=0.6V電路的噪聲容限愈大，其抗干擾能力愈強，綜合考慮選擇邏輯門C3.1.3 根據(jù)表題3.1.3所列的三種門電路的技術(shù)參數(shù)，計算出它們的延時-功耗積，并確定哪一種邏輯門性能最好表題3.1.3邏輯門電路的技術(shù)參數(shù)表tpLH/nstpHL/nsPd/mW邏輯門A11.216邏輯門B568邏輯門C10101解:延時-功耗積為傳輸延長時間與功耗的乘積即DP=tpd

9、PD根據(jù)上式可以計算出各邏輯門的延時-功耗分別為DPa=tPLH+tPHLPd=(11.2)+ns*16mw=17.6*10-12J=17.6PJ22同理得出：dpb=44PJdpc=10PJ,邏輯門的dp值愈小，表明它的特性愈好，所以邏輯門C的性能最好.3.1.5為什么說74HC系列CMOS與非門在+5V電源工作時,輸入端在以下四種接法下都屬于邏輯0:(1)輸入端接地;(2)輸入端接低于1.5V的電源;(3)輸入端接同類與非門的輸出低電壓0.1V;(4)輸入端接10kQ的電阻到地.解:對于74HC系列CMOS門電路來說,輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為:Vol=0.1V,Vil=1.5V,因此

10、有：vi=0<vil=1.5V,屬于邏輯門0(2)Vi<1.5V=VIL,屬于邏輯門0vi<0.1<vil=1.5V,屬于邏輯門0(4)由于CMOS管的柵極電流非常小,通常小于1uA,在10kQ電阻上產(chǎn)生的壓降小于10mV即vi<0.01V<Vil=1.5V,故亦屬于邏輯0.3.1.7求圖題3.1.7所示電路的輸出邏輯表達式.解:圖解3.1.7所示電路中一L1=ab,L2=bc,L3=d,L4實現(xiàn)與功能，即L4=L1?L2?L3,而L=L4e，所以輸出邏輯表達式為L=ABbcde3.1.9圖題3.1.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中n個三態(tài)門的輸出接到數(shù)

11、據(jù)傳輸總線，D1,D2,Dn為數(shù)據(jù)輸入端，CS1,CS2CSn為片選信號輸入端.試問:CS信號如何進行控制，以便數(shù)據(jù)D1,D2,Dn通過該總線進行正常傳輸；（2）CS信號能否有兩個或兩個以上同時有效？如果出現(xiàn)兩個或兩個以上有效，可能發(fā)生什么情況？（3）如果所有CS信號均無效，總線處在什么狀態(tài)？Tin1Ua1ELxni1riHIC51解：根據(jù)圖解3.1.9可知，片選信號CS1,CS2CSn為高電平有效，當(dāng)CSi=1時第i個三態(tài)門被選中，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上,根據(jù)數(shù)據(jù)傳輸?shù)乃俣?，分時地給CS1,CS2CSn端以正脈沖信號，使其相應(yīng)的三態(tài)門的輸出數(shù)據(jù)能分時地到達總線上.(2)CS信號不能有

12、兩個或兩個以上同時有效，否則兩個不同的信號將在總線上發(fā)生沖突，即總線不能同時既為0又為1.(3)如果所有CS信號均無效，總線處于高阻狀態(tài).3.1.12試分析3.1.12所示的CMOS電路，說明它們的邏輯功能西 PT r.t-i n 叢二A21 0 管 L(B)(C)(D)解：對于圖題3.1.12(a)所示的CMOS電路，當(dāng)EN=0時)Tp2和均導(dǎo)通)和Tn2Tp1Tn1構(gòu)成的反相器正常工作)L=A)當(dāng)EN=1時)和均截止，無論Tp2Tn2A為高電平還是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解3.1.12所示，該電路是低電平使能三態(tài)非門，其表示符號如圖題解3.1.12(a)所示。圖題3.1.

13、12(b)所示CMOS電路，en=0時，導(dǎo)Tp1 Tn1通，或非門打開，和構(gòu)成反Tp2相器正常工作，L=A；當(dāng)EN=1時，截止，或非門輸出低電平，使截止，輸出端TP2TN1處于高阻狀態(tài),該電路是低電平使能三態(tài)緩沖器，其表示符號如圖題解3.1.12(b)所示。同理可以分析圖題3.1.12(c)和圖題3.1.12(d)所示的CMOS電路，它們分別為高電平使能三態(tài)緩沖器和低電平使能三態(tài)非門，其表示符號分別如圖題3.1.12(c)和圖題3.1.12(d)所示。AL00101010高11阻I阻3.1.12(b)3.1.12(d)3.2.2為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏輯1:(1)

14、輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非門的輸出高電壓3.6V;(4)輸入端接10kQ的電阻到地。解：（1）參見教材圖3.2.4電路，當(dāng)輸入端懸空時，T1管的集電結(jié)處于正偏，Vcc作用于T1的集電結(jié)和T2，T3管的發(fā)射結(jié)，使T2，T3飽和，使T2管的集電極電位Vc2=VcEs2+VBE3=0.2+0.7=0.9V，而T4管若要導(dǎo)通Vb2=Vc2>Vbe4+Vd=0.7+0.7=1.4V,故T4截止。又因T3飽和導(dǎo)通，故與非門輸出為低電平，由上分析，與非門輸入懸空時相當(dāng)于輸入邏輯1。（2）當(dāng)與非門輸入端接高于2V的電源時，若T1管的發(fā)射結(jié)導(dǎo)通，則Vbei>0.

15、5VTi管的基極電位Vb>2+G=2.5V。而Vbi>2.1V時，將會使Ti的集電結(jié)處于正偏，T2，T3處于飽和狀態(tài)，使T4截止，與非門輸出為低電平。故與非門輸出端接高于2V的電源時，相當(dāng)于輸入邏輯1。（3）與非門的輸入端接同類與非門的輸出高電平3.6V輸出時，若T1管導(dǎo)通，則VB1=3.6+0.5=4.1。而若VB1>2.1V時，將使T1的集電結(jié)正偏，T2，T3處于飽和狀態(tài)，這時VB1被鉗位在2.4V，即T1的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處于反偏截止。由（1）（2），當(dāng)Vbi）2.1V與非門輸出為低電平。與非門輸入端接10kQ的電阻到地時，教材圖3.2.8的與非門輸入端相

16、當(dāng)于解3.2.2圖R工所示。這時輸入電壓為Vi=h-（Vcc-Vbe）=10（5-0.7）（10+4）=3.07V。若Ti導(dǎo)通，貝IVbi=3.07+Vbe=3.07+0.5=3.57V。但Vb，是個不可能大于2.1V的。當(dāng)Vb，=2.1V時，將使T管的集電結(jié)正偏，Tz,T3處于飽和，使Vb，被鉗位在2.1V,因此，當(dāng)Ri=10kQ時，T1將處于截止?fàn)顟B(tài)，由（1）這時相當(dāng)于輸入端輸入高電平。+Vcc仃KI1Ok-Y3.2.3 設(shè)有一個74LS04反相器驅(qū)動兩個74ALs04反相器和四個74LS04反相器。（1）問驅(qū)動門是否超載？（2）若超載，試提出一改進方案；若未超載，問還可增加幾個74LS0

17、4門？解：（1）根據(jù)題意，74LS04為驅(qū)動門，同時它有時負載門，負載門中還有74LS04。從主教材附錄A查出74LS04和74ALs04的參數(shù)如下（不考慮符號）74LS04:gmax）=8mA,ioh（max）=0.4mA;iiH（max）=0.02mA.4個74LS04的輸入電流為：4m(max)=4義0.4mA=1.6mA,4"(max)=4x0.02mA=0.08mA2個74ALs04的輸入電流為：2i-(max)=2x0.1mA=0.2mA,211H(max)=2x0.02mA=0.04mA。拉電流負載情況下如圖題解3.2.3(a)所示，74LS04總的拉電流為兩部分，即4

18、個74ALS04的高電平輸入電流的最大值4I，H(max)=0.08mA電流之和為0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉電流，并不超載。灌電流負載情況如圖題解3.2.3(b)所示，驅(qū)動門的總灌電流為1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流，也未超載。(2)從上面分析計算可知，74LS04所驅(qū)動的兩類負載無論書灌電流還是拉電流均未超3.2.4 圖題3.2.4所示為集電極門74LS03驅(qū)動5個CMOS邏輯門，已知OC門輸管截止時的漏電流=0.2mA;負載門的參數(shù)為:=4V,=1V,=1A試計算上拉電阻的值。從主教材附錄A查得74L

19、S03的參數(shù)為：min)=2.7V,VoL(max)=0.5V,loL(max)=8mA.根據(jù)式(3.1.6)形式(3.1.7)可以計算出上拉電阻的值。灌電流情況如圖題解3.2.4(a)所示，74LS03輸出為低電平，iil5)=5hl=5乂0.001mA=0.005mA,有Rp(min)=VdD-VOL(max)=(5-4)V-0.56KqIOL(max)-Iiltotal()(8-0.005)mA拉電流情況如圖題解3.2.4(b)所示，74LS03輸出為高電平，iiHtotal()=5iih=5x0.001mA=0.005mA由于VOH«<VlH(min)為了保證負載門的輸

20、入高電平,取VOH(min)=4V有RP(max)=VDD-VOH(min)=(5-4)V=4.9KqIOLtotal0+IIHtotal()(0.2-0.005)mA綜上所述，rp的取值范圍為0.56。4.9q3.6.7設(shè)計一發(fā)光二極管(LED)驅(qū)動電路，設(shè)LED的參數(shù)為vf=2.5V,m=4.5Ma;若v“=5V,當(dāng)LED發(fā)亮?xí)r，電路的輸出為低電平，選出集成門電路的型號，并畫出電路圖.解:設(shè)驅(qū)動電路如圖題解3.6.7所示,選用74LSO4作為驅(qū)動器件，它的輸出低電平電流IOL(max)=8mA,VOL(max)=0.5V,電路中的限流電阻VCC-VVOL(max)(52.50.5)VR=-

21、»44QId4.5mA第四章組合邏輯習(xí)題解答4.1.2組合邏輯電路及輸入波形(A.B)如圖題4.1.2所示，試寫出輸出端的邏輯表達式并畫出輸出波形。B解：由邏輯電路寫出邏輯表達式L = AB+ AB = A B首先將輸入波形分段，然后逐段畫出輸出波形。當(dāng)A.B信號相同時，輸出為1,不同時，輸出為0,得到輸出波形。_rLn_ru-如圖所示4.2.1試用2輸入與非門設(shè)計一個3輸入的組合邏輯電路。當(dāng)輸入的二進制碼小于3時，輸出為0;輸入大于等于3時，輸出為1。解：根據(jù)組合邏輯的設(shè)計過程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡得到最簡與或式，然后根據(jù)要求對表達式進行變換，畫出邏輯圖

22、1）設(shè)入變量為A.B.C輸出變量為L,根據(jù)題意列真值表00000010010001111001101111011111ABC2）由卡諾圖化簡，經(jīng)過變換得到邏輯表達式L=+ABCABC*3）用2輸入與非門實現(xiàn)上述邏輯表達式4.2.7某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當(dāng)滿足以下條件時表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用2輸入與非門設(shè)計該表決電路。解：1）設(shè)一位教練和三位球迷分別用A和B.C.D表示，并且這些輸入變量為1時表示同意，為0時表示不同意，輸出L表示表決結(jié)果。L為1時表示同意判罰，為0時表示不同意。由此列出真值表輸入輸出ABC

23、DL000000001000100001100100001010011000111110000100111010110111110011101111101111112）由真值表畫卡諾圖由卡諾圖化簡得L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上式變換為兩變量的與非一一與非運算式L=ABACADBCDABACADBCD*3）根據(jù)L的邏輯表達式畫出由2輸入與非門組成的邏輯電路jvij4.3.3判斷圖所示電路在什么條件下產(chǎn)生競爭冒險，怎樣修改電路能消除競爭冒險AB解：根據(jù)電路圖寫出邏輯表達式并化簡得L=ABBC*+當(dāng)A=0,C=1時，L=+BB有可能產(chǎn)生競爭冒險，為消除可能產(chǎn)生的競爭冒

24、險，增加乘積項使AC）使L=ABBCAC*+,修改后的電路如圖B-C4.4.4試用74HC147設(shè)計鍵盤編碼電路，十個按鍵分別對應(yīng)十進制數(shù)09,編碼器的輸出為8421BCD碼。要求按鍵9的優(yōu)先級別最高，并且有工作狀態(tài)標(biāo)志，以說明沒有按鍵按下和按鍵0按下兩種情況。解：真值表輸A1集出品S1與stS.&s.4*BcDGS1*I1111ii0000；0MM*MMXyMXai0Q1-1KKKXX-X*XX4ii000;1*MXKXXX11Q111»X：XXXX01!1011D:1M*XXXD1111n101XK,XX0I1t110100XN箕0II11110I1IKK01111111

25、g*1«1X01111111001:10111I11工00路圖2*4,5*6794.4.6用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實現(xiàn)函數(shù)F=zm工解：將函數(shù)式變換為最小項之和的形式L叱一十二二+/一=口一一F=將輸入變量a、'BTc分別接入、端，并將使能端接有效電平。由于74HC138是低電平有效輸出，所以將最小項變換為反函數(shù)的形式L=ILnN匕：在譯碼器的輸出端加一個與非門，實現(xiàn)給定的組合函數(shù)。r4.4.14七段顯示譯碼電路如圖題4.4.14(a)所示，對應(yīng)圖題4.4,14(b)所示輸人波形，試確定顯示器顯示的字符序列解：當(dāng)LE=0時，圖題4,4。14(a)所示譯碼器能正常工

26、作。所顯示的字符即為A2A2A1A所表示的十進制數(shù)，顯示的字符序列為0、1、6、9、4。當(dāng)LE由0跳變1時，數(shù)字4被鎖存，所以持續(xù)顯示4。4.4.19試用4選1數(shù)據(jù)選擇器74HC153r生邏率?函數(shù)LABC(,)二、(1,2,6,7).解：74HC153I勺功能表如教材中表解4.4.19所示。根據(jù)表達式列出真值表如下。將變量AB分別接入地址選擇輸入端、，變量C接入輸入端。從表中可以S1S0看出輸出L與變量C之間的關(guān)系，當(dāng)AB=00時，L=C,因此數(shù)據(jù)端I0接C;當(dāng)AB=01時，L二,CI1接C;當(dāng)AB為10和11時，L分別為0和1,數(shù)據(jù)輸入端I2和I3分別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖

27、解4.4.19所示。輸入輸出ABCL0000L=C00110101L = C0110100001010110111111_ 1/2 T4HC153圖解4_4_ 194.4.21應(yīng)用74HC151實現(xiàn)如下邏輯函數(shù)=4+ + 51解：1.FABCABCABCmmm=D1=D4=D5=1其他=02.Y=AQBQCj(ABAB)QCAB+ABC(4B+4BJC=(AB+Afi)C+4BC+4SCABC+4BC+ABC+ABC=叫+m2+m4+m70。=4=5=4=0。上而疝c+戒?74HC151YY74HC1S1Y1 0(a)4,4.26試用數(shù)值比較器74HC85設(shè)計一個8421BC則有效性測試電路，

28、當(dāng)輸人為8421BC則時，/U出為1,否則為0。解：測試電路如圖題解4.4.26所示，當(dāng)輸人的08421BCD3小于1010時，F(xiàn)A<B輸出為1,否則0為0。1A3AiAqB?口工BiBo】AVR1A-B p74HC854.4.31由4位數(shù)加法器74HC28幽成的邏輯電路如圖題4。4.31所示，M和N為控制端，試分析該電路的功能。解：分析圖題4.4,31所示電路，根據(jù)MN的不同取值，確定加法器74HC283的輸入端B3B2B1B0勺值。當(dāng)M*00時，力口法器74HC283的輸人端B3B2B1B00000,則加法器的輸出為S=I。當(dāng)MN=01時，輸入端B3B2B1B牛0010,加法器的輸出

29、S=I+2。同理，可分析其他情況，如表題解4.4.31所示。LNMLiC_,74HC2S1 CO表解4&31MB,%瓦也SM珞用S00000f+10011f+3010010J+210101I+S該電路為可控制的加法電路。第六章習(xí)題答案6.1.6已知某時序電路的狀態(tài)表如表題6.1,6所示，輸人為A,試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在b,輸人信號A依次是0、1、0、1、1、1、1,試求其相應(yīng)的輸出。6.1.&現(xiàn)卷O次春/箱出A-QA=1aa/H“0buAd/1c6/1c/lde/08/1a/1解：根據(jù)表題6。1.6所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖，如圖題解6.1。6(a

30、)所示。當(dāng)從初態(tài)b開始，依次輸人0、1、0、1、1、1、1信號時，該時序電路將按圖題解6,1.6(b)所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為1、0、1、0、1、0、1。旬1/06.2.1 試分析圖題6。2.1(a)所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為0,試畫出在圖題6.2.1(b)所示波形作用下,Q和z的波形圖*-TLrLrLrLrLrLrLTLrL,-LJLJIra®6.2. i解：狀態(tài)方程和輸出方程：ZAQ“jLnTLTLnTLrLrLrL，ULJLq_rnrn_r"ii-w-LJULJ-6.2.4 分析圖題6.2。4所示電路，寫出它的激勵方程組、狀態(tài)

31、方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵方程態(tài)方程。;八兩(?；*“麗儲比Q；比函+4輸出方程Z=AQ1Q0如表2. 4所根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表,題解6.2.4所示，狀態(tài)圖如圖題解6示。圖施解62.4圖激勵方程人=乂& =川。=也&人=初9 扁=1態(tài)方程6.2.5 分析圖題6.2.5所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解:Q；"=HgB；+HQ；=4fQ；*QQ。廠=種；+僅：仁=以0；*。;)出方程2=也根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6,2,5所示，狀態(tài)圖如圖題解6。2.

32、5所示。C.2.3。泅Q；A=0AIA-1000OfW/O001/Q100ooo/t001/0Ml(HW/0010/0m0007101070otoow/o011/0110000/i011/0OH100/0otvoill000716.3.1用JK觸發(fā)器設(shè)計一個同步時序電路，狀態(tài)表如下««.3.1Q；*W/FU；(J'<1Vw.4A-1M01/0!/01IM)W/Q1011/001/011ttG/110/1解：所要設(shè)計的電路有4個狀態(tài)，需要用兩個JK觸發(fā)器實現(xiàn)。（1）列狀態(tài)轉(zhuǎn)換真值表和激勵表由表題6o3.1所示的狀態(tài)表和JK觸發(fā)器的激勵表，可列出狀態(tài)轉(zhuǎn)換真值表和對

33、各觸發(fā)器的激勵信號，如表題解6.3。1所示。衰解6.3.1£Ar。產(chǎn)Q，1yA%h50000i,0K1K9。1111X1置0I01001XX101i000flXXIL0Q1i0X01X101ei0X11X110001辮1X1111i0IX一X1求激勵方程組和輸出方程由表題解6.3.1畫出各觸發(fā)器J、K端和電路輸出端y的卡諾圖，如圖題解6.3.1(a)所示。從而，得到化簡的激勵方程組小與"Q。輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵方程話電路6.3.16.3.4試用下降沿出發(fā)的D觸發(fā)器設(shè)計一同步時序電路，狀態(tài)圖如6,3.4(a),S0S1S2的編碼如6.3.4(a)解：

34、圖題6.3。4(b)以卡諾圖方式表達出所要求的狀態(tài)編碼方案，即S0=00,Si=01,S2=10,S3為無效狀態(tài)。電路需要兩個下降沿觸發(fā)的D觸發(fā)器實現(xiàn)，設(shè)兩個觸發(fā)器的輸出為Q1、Q0,輸人信號為A,輸出信號為Y一-6.3.4由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。3.4所示。無效狀態(tài)的次態(tài)可用無關(guān)項x表示。畫出激勵信號和輸出信號的卡諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫出2個卡諾圖，如圖題解6.3。4(a)所示。由卡諾圖得激勵方程仿日瓦出方程Y=AQ1根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解6.3.4(b)所示。檢查電路是否能自啟動。由D觸發(fā)器的特性方程QA-l=

35、D,可得圖題解6.3,4(b)所示電路的狀態(tài)方程組為產(chǎn)“=砧代入無效狀態(tài)11,可得次態(tài)為00,輸出Y=1如圖(c)(b)圖題解6.3.46.5.1試畫出圖題6.5.1所示電路的輸出(Q3Q0)波形，分析電路的邏輯功能。圖舅6,5解：74HC194功能由S1S0控制00保持，01右移10左移11并行輸入當(dāng)啟動信號端輸入一低電平時，使S1=1,這時有So=Sl=1,移位寄存器74HC194執(zhí)行并行輸入功能，Q3Q2Q1Q0=D3D2D1D0=1116啟動信號撤消后，由于Q。=0,經(jīng)兩級與非門后，使S1=0,這日有S1S0=01,寄存器開始執(zhí)行右移操作。在移位過程中，因為Q3Q2、Q1、Q0中總有一個為0,因而能夠維持S1S0=01狀態(tài)，使右移操作持續(xù)進行下去。其移位情況如圖題解6,5,1所示。由圖題解6,5。1可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產(chǎn)生電路。"jVuVl/la-LJI&I<?/6.5.6試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進制加1計數(shù)器；畫出邏輯圖解：3位二進制計數(shù)器需要用3個觸發(fā)器。因是同步計數(shù)器，故各觸發(fā)器的CP端接同一時鐘脈沖源。(1)列出該計數(shù)器的狀態(tài)表和激勵表，如表題解6.5.6所示5,6計數(shù)脈沖,ll-現(xiàn)態(tài)j次蒸激勵信號CP的暇序G5P；。廣鶴“。產(chǎn)鞏以此Q000001001