數(shù)字相機時序模擬技術(shù)

1、數(shù)字相機時序模擬技術(shù)數(shù)字相機時序模擬技術(shù)1.數(shù)字相機時序模擬技術(shù)簡介研究基于的數(shù)字相機時序模擬的原理與基本技術(shù)。利用CPLD技術(shù)，可以模擬出CMOS圖像傳感器場同步，行同步，像素時鐘，像素灰度值（8bit并行）等幾種典型的CMOS圖像傳感器時序信號，可為數(shù)字相機輔助電路調(diào)試提供參考數(shù)據(jù)源。 數(shù)字相機時序模擬技術(shù)研究意義數(shù)字相機時序模擬技術(shù)研究意義n數(shù)字相機的發(fā)展是日新月異，性價比不斷改善。 因此CMOS圖像傳感器芯片獲得了迅速的發(fā)展和廣泛應(yīng)用 。而CMOS圖像傳感器的價格昂貴而且極易損壞。對于CMO S圖像傳感器的實際性能、外圍電路的設(shè)計等方面都需要大量的試驗研究。n利用CPLD技術(shù)，模擬出C

2、MOS圖像傳感器時序信號，大大降低了試驗成本、節(jié)約空間和降低電路的復(fù)雜性，并且有效的提高了試驗效率，在實際應(yīng)用中有重大意義。2.數(shù)字相機相關(guān)理論概述 典型的CMOS圖像傳感器由像素單元陣列及輔助電路構(gòu)成。其中像素單元陣列主要實現(xiàn)光電轉(zhuǎn)換功能，輔助電路主要完成驅(qū)動信號的產(chǎn)生、光電信號的處理、輸出等任務(wù)。OV6620芯片簡介 v101376像素(352x288 ) v逐行掃描讀出v8/16 bit視頻數(shù)據(jù):CCIR601, CCIR656, ZV端口v寬動態(tài)范圍，抗模糊，零拖尾效應(yīng)v電子曝光、增益、白平衡控制v圖像增強:亮度、對比度、伽瑪、飽和度、銳度、窗日等v內(nèi)部/外部同步v幀曝光/行曝光選項v

3、5V工作電壓，低電源消耗v80 mW工作功率v10uA節(jié)電模式v伽瑪校正(0.45/0.55/1.00)vSCCB可編程(400kb/s)v色彩飽和度、亮度、對比度、白平衡、曝光時間、增益 16-bit數(shù)字圖像輸出時序圖 3.利用CPLD輸出時序信號n要想實現(xiàn)CMOS圖像傳感器的時序信號的模擬，首先需要設(shè)計一個基于可編程邏輯器件CPLD的時序信號發(fā)生器。 序列產(chǎn)生波形仿真圖 VSYNC是垂直同步信號。HSYNC是水平同步信號。PCLK是象素數(shù)據(jù)輸出同步信號。 HSYNC為高時即可開始有效數(shù)據(jù)采集，而PCLK下降沿的到來則表明數(shù)據(jù)的產(chǎn)生，PCLK每出現(xiàn)一個下降沿，系統(tǒng)便傳輸一位數(shù)據(jù)。在HSYNC

4、為高電平期間，系統(tǒng)共可傳輸640位數(shù)據(jù)。在一幀圖像中，即VSYNC為低電平期間，HREF會出現(xiàn)480次高電平。而下一個VSYNC信號上升沿的到來則表明分辨率640480的圖像采集過程的結(jié)束。 CPLD模擬出OV6620時序信號 4.硬件設(shè)計電路部分CPLD數(shù)據(jù)下載模塊時鐘信號用晶振電路n電源模塊總體設(shè)計電路 結(jié)論結(jié)論n本論文對CMOS圖像傳感器進行了研究，通過對大量的有關(guān)圖像傳感器的學(xué)術(shù)論文和資料的學(xué)習(xí)和分析，對圖像傳感器的發(fā)展過程，工作原理。性能特點和使用方法有所掌握。獨立完成整個系統(tǒng)設(shè)計，大到從總體方案的設(shè)計小到分配與實現(xiàn)每個管腳的功能。在實驗中可以靈活運用調(diào)試工具進行測試與分析，并以此為根據(jù)分析問題。完成了對圖像傳感器OV6620和OV7620的研究。并以此為根據(jù)利用VHDL語言