基于CPLD的序列信號檢測器設計與實現(xiàn)

1、基于CPLD 的序列信號檢測器設計與實現(xiàn)羅朝霞(西安郵電學院陜西西安710061摘要:采用EDA (E lectron ic D esign A u tom ati on 技術和可編程邏輯器件進行通信系統(tǒng)的設計已經(jīng)得到了越來越廣泛地應用。通過用V HDL 硬件描述語言和A ltera 公司生產(chǎn)的復雜可編程邏輯器件(Comp lex P rogramm ab le L ogic D evice EP M 7032L C 446設計序列信號檢測電路的過程,詳細介紹了M ax +p lu s 集成開發(fā)軟件在現(xiàn)代數(shù)字系統(tǒng)設計中的應用,并對使用該軟件開發(fā)設計平臺進行設計時每一步容易出現(xiàn)的問題進行了詳細討

2、論。關鍵詞:EDA ;V HDL ;M ax +p lu s ;CPLD 器件;數(shù)字系統(tǒng)設計中圖分類號:TN 911123文獻標識碼:B 文章編號:1004373X (20051105902I m plem en ta tion of Sequence Signa l D etector Ba sed on CPLDLUO Zhaox ia(X i an Institute of Po sts &Telecomm unicati ons ,X i an ,710061,Ch ina Abs tra c t :By u sing EDA techno logy and p rogramm

3、 ab le logic device design comm un icati on system are mo re and mo re w idelyu sed 1T h is paper states the p rocess of i m p lem en tati on sequence signal detecto r based on CPLD EP M 7032L C 446and V HDL ,in troduces the app licati on of M ax +p lu s in the modern digital system design in detail

4、 ,and discu sses the p rob lem s in th is design 1Ke yw o rds :EDA ;V HDL ;M ax +p lu s ;CPLD device ;digital system design收稿日期:20050113在通信系統(tǒng)中,為了保證信息的可靠傳輸,一般需要在發(fā)送端加入固定的同步碼組,而在接受端則需要檢出該同步碼組,保證信息的可靠接收。接收端的同步碼檢測器就是用來檢測同步碼組的電路,中間用到的碼型檢測電路部分實際上就是一個序列信號檢測器。本文通過采用V HDL 硬件語言和可編程邏輯器件設計序列信號檢測器的過程,詳細介紹A ltera

5、公司開發(fā)研制的EDA 工具M ax +p lus 軟件在現(xiàn)代數(shù)字系統(tǒng)設計中的應用。1利用狀態(tài)圖法設計序列信號檢測器序列信號檢測器是具有能識別任意一串二值信號中某特殊碼組功能的邏輯電路。序列信號檢測電路在序列信號正常工作時,如果檢測到待測碼組,則電路輸出識別信號。設計序列信號檢測器的關鍵在于獲取正確的狀態(tài)轉移圖。為了減少錯誤檢測的概率,凡是序列信號檢測器都應該預置起始狀態(tài)。本次設計的序列信號檢測器能夠從收到的一組串行碼流中檢出同步碼組:1100100,同時輸出檢測結果標志信號。由此可知,該檢測器有2個輸入引腳信號和1個輸出引腳信號。輸入信號一個是二進制信號x ,另一個是時鐘信號clk 。輸出信號

6、是檢測結果標志信號m k ,其值為1,表示檢測到同步碼組;值為0,則表示未檢測到同步碼組。檢測器每收到一個符合要求的串行碼,就需要一個狀態(tài)進行記憶,因為要求檢測的同步碼組有7位,因此,需要7個狀態(tài)(s 1s 7。此外,檢測器還要預置初始狀態(tài),據(jù)題意,設檢測器的初始狀態(tài)為s 0,s 0是收到0時的狀態(tài)。該檢測電路的狀態(tài)轉移圖如圖1 所示。圖1序列信號檢測電路的狀態(tài)轉移圖2利用M ax +plus 軟件實現(xiàn)序列信號檢測器M ax +p lus (M ulti p le A rray M atrix and P rogra mm able L ogic U ser System 是一種集設計輸入、處

7、理與校驗功能于一體的完全集成化、易學易用的可編程邏輯設計軟件。以下詳細介紹如何利用M ax +p lus 軟件實現(xiàn)序列信號檢測器。211設計輸入根據(jù)狀態(tài)轉移圖可以很方便地寫出V HDL 源程序,95現(xiàn)代電子技術2005年第11期總第202期 通信與信息技術然后采用文本輸入方式輸入。本次序列信號檢測器的設計采用了單進程的設計方法,該電路也可設計成雙進程的。由于是同步信號檢測,所以采用了if then語句和rising_ edge(clk時鐘沿檢測函數(shù)以確保在clk的上升沿檢測輸入信號;又由于檢測的是序列信號,故采用了case w hen 順序語句。需要注意的是:(1在設計前應建立一個設計項目文件

8、夾;否則,在編譯時將出現(xiàn)無法打開wo rk庫(Cant open V HDLwo rk的錯誤。(2在文件存盤時,要保證文件名和設計實體同名;否則,編譯時出錯。但結構體可以和實體同名,也可不同。(3本設計中p rocess進程可用敏感信號表里的信號激活,也可用w ait until語句激活。212設計項目的編譯啟動M ax+p lus 軟件中的編譯器(Comp iler編譯當前設計項目,他包括對設計文件的語法檢查、信息數(shù)據(jù)庫的建立、邏輯綜合、向器件單元的映射、提取延時信息、編程文件的生成等各種處理。本階段需要注意的問題有:(1M ax+p lus 支持V HDL87版和93版兩個版本,因此,在編

9、譯開始前須指定版本,以保證所編寫的V HDL 源程序的格式和語句與所指定的版本一致。(2編譯過程中若有錯誤,可打開信息處理器(M essage P rocesso r進行錯誤顯示和定位。(3在編譯前若指定器件,應注意器件資源和設計要求相匹配。本設計占用器件資源少,選用M A X7000系列即可滿足要求。213設計校驗設計校驗包括設計仿真和定時分析。本設計的時序仿真結果如圖2所示。分析此波形可知仿真結果符合設計要求。圖2序列信號檢測器仿真波形圖仿真過程中需要注意的問題有:(1仿真前應建立仿真通道文件(31scf并保存,否則,將無法進行仿真。(2仿真輸入波形的速度應和所指定器件的速度匹配,否則不能

10、得到正確的仿真波形。214器件編程與在線校驗在確保硬件連接正確的前提下,啟動M ax+p lus 編程器(P rogramm er,將編譯生成的可編程目標文件(31pof裝入選定的可編程邏輯器件。本設計選用的可編程器件的型號為EPM7032L C446。將配置好的器件,加入實際信號進行測試,以檢查是否完成設計要求,若有錯誤,重回設計輸入階段進行改正。直至正確為止。3結語本文通過序列信號檢測器的設計為電子系統(tǒng)設計者展示了一種基于可編程邏輯器件借助V HDL語言及EDA 工具進行設計的技術,使用該技術可大大縮短設計周期,降低成本,提高設計的可靠性、靈活性。借助EDA工具進行數(shù)字系統(tǒng)設計,已經(jīng)成為當

11、今系統(tǒng)設計者必須掌握的一門技術。附源程序:L I BRA R Y IEEE;U SE IEEE1STD_LO G I C_11641ALL;EN T IT Y detecto r ISPOR T(clk,x:I N STD_LO G I C;m k:OU T STD_LO G I C;END detecto r;A RCH IT ECTU R E xdetecto r O F detecto r IST YPE states IS(s0,s1,s2,s3,s4,s5,s6,s7;S IGNALstate:states;BEG I NPROCESS(x,stateBEG I NIFrising_

12、edge(clkTH ENCA SEstateISW H EN s0=>m k<=0;IF(x=1TH ENstate<=s1;EL SEstate<=s0;END IF;W H EN s1=>m k<=0;IF(x=1TH ENstate<=s2;EL SEstate<=s0;END IF;W H EN s2=>m k<=0;IF(x=0TH ENstate<=s3;EL SEstate<=s2;END IF;W H EN s3=>m k<=0;IF(x=0TH ENstate<=s4;EL SEsta

13、te<=s1;END IF;W H EN s4=>m k<=0;IF(x=1TH ENstate<=s5;EL SE(下轉第63頁無線通信羅朝霞:基于CPLD的序列信號檢測器設計與實現(xiàn)器有EncodedStream R egister。在本系統(tǒng)中利用了I M E6400內(nèi)部的ROM,固件由外部主機寫入內(nèi)部程序存儲器,I M E6400自動檢測外部主機接口類型和接口數(shù)據(jù)位數(shù),并利用調試數(shù)據(jù)寄存器將固件寫入內(nèi)部程序存儲器?？梢岳玫募拇嫫饔蠧ontro l, Status,BaseR egister0,BaseR egister1,D ata and U ser0。3系統(tǒng)軟

14、件U SB應用系統(tǒng)軟件設計分為3部分:固件(firmw are設計、驅動程序設計和主機端應用程序的設計4。主機端應用程序通過驅動程序與U SB I(U SB device Interface進行通信,由系統(tǒng)產(chǎn)生U SB數(shù)據(jù)的傳送動作,固件則響應各種來自系統(tǒng)的U SB標準請求,完成各種數(shù)據(jù)的交換工作和事件處理。311固件設計由于AV數(shù)字采集系統(tǒng)要求快速、持續(xù)地傳送大量數(shù)據(jù),但對數(shù)據(jù)的完整性要求不太高,因此在此系統(tǒng)中采用ISO傳輸方式。由于外設的數(shù)據(jù)不需8051的處理,所以可采用自動打包的方式(AU TO I N=1,直接從F IFO到S IE,從而有效地提高傳輸速率。312驅動程序設計在W in

15、dow s XP平臺下,U SB驅動程序由3部分組成:U SB設備驅動程序,U SB總線驅動程序和U SB主控制器驅動程序,他們必須遵循W in32驅動程序模型(WDM。W indow s操作系統(tǒng)已經(jīng)提供了處于驅動程序棧底的U SB總線驅動程序和U SB主控制器驅動程序。而U SB設備驅動程序由設備開發(fā)者編寫。開發(fā)U SB設備驅動程序,可采用N um ega公司的開發(fā)包D river W o rk s和M icro soft公司的2000DD K,并以V C+610作為輔助開發(fā)環(huán)境。D river W o rk s提供的驅動向導,可根據(jù)用戶的需要,自動生成代碼框架。減少了開發(fā)的難度,縮短了開發(fā)

16、的周期。在CYPR ESS公司的EZ U SB FX2開發(fā)包中,有一個通用的驅動程序,該程序可不加修改地經(jīng)DD K編譯后直接使用。本設計中就是采用這個通用驅動程序(GPD。313應用程序設計U SB主機應用程序是計算機中完成特定功能的程序,其關鍵是實現(xiàn)從U SB外設讀取或發(fā)送特定數(shù)量的數(shù)據(jù),U SB標準設備請求和特定的命令等。另外,可以對數(shù)據(jù)做進一步的處理,如存儲、顯示等。在W indow s XP下,應用程序開發(fā)工具是V C+610。4結語該系統(tǒng)體積小攜帶方便,支持熱插拔和即插即用,可滿足交互AV服務和遠程監(jiān)控的需要,并且通過修改命令寄存器的5,6兩個比特位,方便地得到M PEG2 1標準的

17、輸出,不需要再重新進行硬件開發(fā)。由于采用U SB210接口,其傳輸速率滿足數(shù)據(jù)高速傳輸?shù)囊?解決了U SB111存在的傳輸瓶頸,相信在實際中能夠得到廣泛的應用。參考文獻1CY7C68013D ata Sheet1Cyp ress Sem iconducto r Co rp1,R evised June21,200212I M E6400D ata Sheet1InT i m e Co rp1,R evisi on02090413周立功1增強型80C51單片機速成與實戰(zhàn)M1北京:北京航空航天大學出版社,200314吳從中1EZ U SB接口設備的軟配置技術M1合肥:合肥工業(yè)大學出版社,20041作者簡介梁克男,1977年出生,現(xiàn)為東南大學移動通信國家重點實驗室通信與信息系統(tǒng)專業(yè)研究生。研究方向為AV信號的無線傳輸。(上接第60頁state<=s0;END IF;W H EN s5=>m k<=0;IF(x=0TH ENstate<=s6;EL SEstate<=s2;END IF;W H EN s6=>m k<=0;IF(x=0TH ENstat