西南交大數(shù)字電子技術(shù)第4章

1、西南交通大學(xué)微電子研究所西南交通大學(xué)微電子研究所I Institute ofnstitute of M Microelectronics icroelectronics SWJTUSWJTU第四章 時(shí)序邏輯電路數(shù)字電子技術(shù)基礎(chǔ)第四章 時(shí)序邏輯電路數(shù)字電子技術(shù)基礎(chǔ)4.1.1 RS 鎖存器1.與非門構(gòu)成的RS鎖存器電路結(jié)構(gòu)和邏輯符號(hào)2.功能分析 當(dāng) 時(shí)， ，電路處于0狀態(tài)； 當(dāng) 時(shí)， ，電路處于1狀態(tài)； 當(dāng) 時(shí)， ，電路保持原來狀態(tài)不變； 當(dāng) 時(shí)，電路的輸出狀態(tài)無法確定。4.1.1 RS 鎖存器因此約束條件為：3.功能表4.1.1 RS 鎖存器4.特性方程4.1.2時(shí)鐘電平觸發(fā)的觸發(fā)器觸發(fā)器：受時(shí)

2、鐘信號(hào)控制的存儲(chǔ)單元電路。鎖存器：沒有時(shí)鐘信號(hào)控制的存儲(chǔ)單元電路。觸發(fā)器分類（觸發(fā)方式）：電平觸發(fā) 邊沿觸發(fā)1.電路結(jié)構(gòu)和邏輯符號(hào)4.1.2時(shí)鐘電平觸發(fā)的觸發(fā)器2.功能分析（1）當(dāng)CP=0時(shí)，G1、G2門截止輸入信號(hào)R、S不會(huì)影響輸出狀態(tài)，所以觸發(fā)器保持原狀態(tài)不變。（2）當(dāng)CP=1時(shí)，R、S信號(hào)通過G1、G2反向后加到由G3、G4組成的基本RS鎖存器上，使 和 的狀態(tài)隨輸入狀態(tài)的變化而改變。4.1.2時(shí)鐘電平觸發(fā)的觸發(fā)器3.功能表 從功能表可以看出,只有當(dāng)CP=1時(shí)觸發(fā)器輸出的狀態(tài)才受輸入信號(hào)控制,而且在CP=1時(shí)的功能與基本RS鎖存器相同,其約束條件為R、S不能同時(shí)為1，即RS=0。4.1.

3、2時(shí)鐘電平觸發(fā)的觸發(fā)器4.特性方程4.1.3時(shí)鐘邊沿觸發(fā)的觸發(fā)器1.電路結(jié)構(gòu)和邏輯符號(hào)2.功能分析（1）CP=1期間，主觸發(fā)器狀態(tài)隨R 、S翻轉(zhuǎn)，從觸發(fā)器狀態(tài)保持不變。4.1.3時(shí)鐘邊沿觸發(fā)的觸發(fā)器（2）CP從1變成0時(shí)，從觸發(fā)器的狀態(tài)隨此時(shí)主觸發(fā)器狀態(tài)翻轉(zhuǎn)。（3）CP=0期間，主觸發(fā)器和從觸發(fā)器狀態(tài)均保持不變。工作特點(diǎn)：輸出 和 的狀態(tài)僅僅取決于時(shí)鐘CP從高電平跳變到低電平時(shí)刻S、R的值。 主從RS觸發(fā)器是一個(gè)邊沿觸發(fā)器，觸發(fā)沿是時(shí)鐘信號(hào)CP的下降沿，一般用符號(hào)“”表示。4.1.3時(shí)鐘邊沿觸發(fā)的觸發(fā)器3.功能表4.特性方程4.1.4其它類型的觸發(fā)器1.JK觸發(fā)器 特性方程：nnnnnnQKQ

4、KQQRSQKQRnn1nQJQJ,QJSnnQKQn1QJ4.1.4其它類型的觸發(fā)器功能表當(dāng) ，觸發(fā)器工作在計(jì)數(shù)狀態(tài)nnQQKJ11時(shí)，4.1.4其它類型的觸發(fā)器2. D觸發(fā)器 特性方程：DQDDQRSQDRDSnnn1,DQn14.1.4其它類型的觸發(fā)器功能表如果將此D 觸發(fā)器的D端與 端相連，則觸發(fā)器的狀態(tài)方程為： ，觸發(fā)器處于計(jì)數(shù)狀態(tài)。4.1.4其它類型的觸發(fā)器3.T觸發(fā)器特性方程：nnnnnnQTQTQTQKQJQTKJ1nnQTQ14.1.4其它類型的觸發(fā)器功能表nnQTQ14.2.1 時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述組合邏輯電路的特點(diǎn)：是任意時(shí)刻的輸出僅僅取決于當(dāng)時(shí)的輸入，而與

5、電路過去的工作狀態(tài)無關(guān)。時(shí)序邏輯電路的特點(diǎn)：任意時(shí)刻的輸出不但與當(dāng)時(shí)的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)，即與電路以前的輸入狀況有關(guān)。 時(shí)序邏輯電路含有存儲(chǔ)電路部分，具有記憶功能，而組合邏輯電路不含存儲(chǔ)電路，不具有記憶功能。4.2.1 時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述時(shí)序邏輯電路框圖X=（x1, xi )：時(shí)序電路的外部輸入信號(hào)Y=（y1, yj)：電路輸出信號(hào)Z=（z1, zk )：存儲(chǔ)電路的輸入Q=（q1, qm )：存儲(chǔ)電路反饋到輸入端的信號(hào)4.2.1 時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述輸出方程：Y( tn ) =F X( tn ),Q( tn ) 狀態(tài)方程：Q( tn+1 )=G Z(

6、 tn ),Q( tn ) 驅(qū)動(dòng)方程：Z( tn ) =H X( tn ),Q(tn ) 其中：tn，tn+1表示相鄰的兩個(gè)基本點(diǎn)離散時(shí)間；Q、X、Y、Z 分別叫狀態(tài)向量、輸入向量、輸出向量、驅(qū)動(dòng)向量4.2.1 時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述時(shí)序電路分為兩大類：同步時(shí)序邏輯電路（所有觸發(fā)器受同一時(shí)鐘控制）異步時(shí)序邏輯電路（所有觸發(fā)器不是共用的同一時(shí)鐘）4.2.2同步時(shí)序邏輯電路的分析同步時(shí)序電路的分析步驟：1了解電路的組成，如電路的輸入信號(hào)有哪些、輸出信號(hào)有哪些、觸發(fā)器的類型是什么等等。2根據(jù)邏輯電路圖寫出時(shí)序電路的三大方程：輸出方程、驅(qū)動(dòng)方程及狀態(tài)方程。3.根據(jù)所得的輸出方程和狀態(tài)方程,

7、在給定的初始條件下,列出時(shí)序邏輯電路的狀態(tài)表或畫出時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖或者畫出時(shí)序圖。4.2.2同步時(shí)序邏輯電路的分析4總結(jié)和分析時(shí)序電路的功能。例1：分析下圖所示時(shí)序電路的功能。4.2.2同步時(shí)序邏輯電路的分析解：（1）列三大方程：輸出方程：驅(qū)動(dòng)方程：狀態(tài)方程：4.2.2同步時(shí)序邏輯電路的分析（2）列出狀態(tài)轉(zhuǎn)換表（3）畫出狀態(tài)轉(zhuǎn)換圖4.2.2同步時(shí)序邏輯電路的分析（4）畫出時(shí)序圖（5）邏輯功能分析：該邏輯電路是一個(gè)可逆的三進(jìn)制計(jì)數(shù)器。當(dāng)X=0時(shí),進(jìn)行加計(jì)數(shù);當(dāng)X=1時(shí),進(jìn)行減計(jì)數(shù).Y是進(jìn)位或借位脈沖。4.2.2同步時(shí)序邏輯電路的分析例2：分析下圖所示時(shí)序電路的功能。 解: (1)列出電路

8、的三大方程： 輸出方程： 驅(qū)動(dòng)方程:狀態(tài)方程： 4.2.2同步時(shí)序邏輯電路的分析（2）列狀態(tài)轉(zhuǎn)換表 （3）畫狀態(tài)轉(zhuǎn)換圖（4）分析邏輯功能：該電路實(shí)現(xiàn)串行一位二進(jìn)制加法器的功能X1,X2 為加數(shù)和被加數(shù), Z為和, Q上存儲(chǔ)兩數(shù)相加后的進(jìn)位。 4.2.2同步時(shí)序邏輯電路的分析例3：分析下圖所示時(shí)序電路的功能 解：（1）寫三大方程： 輸出方程： 驅(qū)動(dòng)方程： 狀態(tài)方程：4.2.2同步時(shí)序邏輯電路的分析（2）列狀態(tài)轉(zhuǎn)換表 （3）畫出狀態(tài)轉(zhuǎn)換圖4.2.2同步時(shí)序邏輯電路的分析（4）畫時(shí)序圖（5）分析邏輯功能觀察時(shí)序圖，只有在輸入邏輯變量X出現(xiàn)101序列時(shí)，輸出才為1 。因此，該邏輯電路是一個(gè)101序列檢

9、測器。4.2.3異步時(shí)序電路的分析 異步時(shí)序邏輯電路和同步序邏輯電路的最大區(qū)別是:異步時(shí)序邏輯電路系統(tǒng)沒有統(tǒng)一的時(shí)鐘信號(hào)。因此異步時(shí)序邏輯電路的分析方法和步驟與同步時(shí)序邏輯電路是有一定區(qū)別的。異時(shí)序電路的分析步驟：1.了解電路的組成，如電路的輸入信號(hào)有哪些、輸出信號(hào)有哪些、觸發(fā)器的類型是什么，各觸發(fā)器的時(shí)鐘分別是什么等等。4.2.3異步時(shí)序電路的分析2根據(jù)邏輯電路圖寫出時(shí)序電路的四組方程：時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程及狀態(tài)方程。3.根據(jù)時(shí)鐘方程、輸出方程和狀態(tài)方程先畫出邏輯電路的時(shí)序圖，然后根據(jù)時(shí)序圖列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖。4總結(jié)和分析時(shí)序電路的功能。4.2.3異步時(shí)序電路的分析例1：

10、電路如下圖所示，試分析電路的邏輯功能。解：（1）寫方程：時(shí)鐘方程：輸出方程：4.2.3異步時(shí)序電路的分析驅(qū)動(dòng)方程:狀態(tài)方程：（2）根據(jù)狀態(tài)方程和輸出方程，畫出電路的時(shí)序圖4.2.3異步時(shí)序電路的分析（3）列出狀態(tài)轉(zhuǎn)換表（4）邏輯功能分析 該電路是一個(gè)異步二進(jìn)制加計(jì)數(shù)器。每來一個(gè)時(shí)鐘下降沿，電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Z輸出1；Z信號(hào)的下降沿可觸發(fā)進(jìn)位操作。4.2.4同步時(shí)序電路的設(shè)計(jì)同步時(shí)序邏輯電路的設(shè)計(jì)步驟：1.分析設(shè)計(jì)要求，建立原始狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。(1)確定輸入變量、輸出變量和電路應(yīng)有的狀態(tài)數(shù)。(2)定義輸入輸出變量的含義,并將電路的狀態(tài)順序編號(hào)。(3)根據(jù)設(shè)計(jì)實(shí)現(xiàn)的功能要

11、求畫出原始狀態(tài)轉(zhuǎn)換表或原始狀態(tài)轉(zhuǎn)換圖。2.狀態(tài)化簡。4.2.4同步時(shí)序電路的設(shè)計(jì)化簡就是找出原始狀態(tài)表/圖里的等價(jià)態(tài)進(jìn)行合并。等價(jià)態(tài)：若兩個(gè)電路狀態(tài)在相同的輸入下輸出相同且次態(tài)也相同,則這兩個(gè)狀態(tài)稱為等價(jià)狀態(tài)3.狀態(tài)編碼。如果電路的狀態(tài)數(shù)為M個(gè)，觸發(fā)器的個(gè)數(shù)為n，則：用n位二進(jìn)制數(shù)，對M個(gè)狀態(tài)進(jìn)行編碼。4.2.4同步時(shí)序電路的設(shè)計(jì)4.觸發(fā)器選型，確定狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。 在常用的JK 、D、T、RS觸發(fā)器中選擇一種類型的觸發(fā)器，然后根據(jù)最簡狀態(tài)圖或狀態(tài)轉(zhuǎn)換表得到狀態(tài)方程和輸出方程，結(jié)合所選觸發(fā)器的特性方程，得到電路的驅(qū)動(dòng)方程。5.根據(jù)驅(qū)動(dòng)方程和輸出方程畫出邏輯電路圖并檢查自啟動(dòng)。 如

12、果在設(shè)計(jì)電路時(shí)存在沒有用到的無用狀態(tài)，則必須檢查電路能否自啟動(dòng)。4.2.4同步時(shí)序電路的設(shè)計(jì)如果電路不能自啟動(dòng)，可以采用以下兩種辦法解決：（1）通過預(yù)置數(shù)的方法，將電路的初始工作狀態(tài)設(shè)定成某個(gè)有效狀態(tài)；（2）通過修改電路的狀態(tài)方程及驅(qū)動(dòng)方程使電路能夠自啟動(dòng)。4.2.4同步時(shí)序電路的設(shè)計(jì)例1：設(shè)計(jì)一個(gè)序列碼檢測器。當(dāng)檢測到輸入信號(hào)出現(xiàn)101序列編碼時(shí)，電路輸出1，否則輸出0。例如：輸入A：010101101輸出Z：000101001解：（1）首先畫出原始的狀態(tài)轉(zhuǎn)換圖和原始狀態(tài)轉(zhuǎn)換表。輸入變量：A；輸出變量：Z；狀態(tài)有4個(gè)： S0表示初態(tài)；S1 表示檢測到“1”；S2 表示檢測到“10”；S3 表

13、示檢測到“101”4.2.4同步時(shí)序電路的設(shè)計(jì)根據(jù)邏輯定義畫出原始狀態(tài)轉(zhuǎn)換圖及原始狀態(tài)轉(zhuǎn)換表(2)狀態(tài)化簡觀察原始狀態(tài)圖或原始狀態(tài)表發(fā)現(xiàn)：S1=S3?？梢詫⑦@兩個(gè)等價(jià)態(tài)合并為一個(gè)狀態(tài)，得到最簡的狀態(tài)圖或狀態(tài)表。4.2.4同步時(shí)序電路的設(shè)計(jì)(3)狀態(tài)編碼電路的狀態(tài)數(shù)為3，所以選擇兩個(gè)觸發(fā)器。兩個(gè)觸發(fā)器有四種狀態(tài)組合00、01、10、11，可以任取三種分配給S0、S1、S2三個(gè)狀態(tài)。例如：S0：00，S1：01，S2：10，4.2.4同步時(shí)序電路的設(shè)計(jì)S0：00，S1：01，S2：10，并以狀態(tài)編碼替代狀態(tài)轉(zhuǎn)換表中的S0、S1、S2。（4）求狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程將狀態(tài)用編碼表示并整理，可以

14、得到電路的次態(tài)及輸出的卡諾圖。4.2.4同步時(shí)序電路的設(shè)計(jì)將此卡諾圖分解為三個(gè)卡諾圖，并且分別化簡后，可以得到兩個(gè)狀態(tài)方程和一個(gè)輸出方程：4.2.4同步時(shí)序電路的設(shè)計(jì)用D 觸發(fā)器來實(shí)現(xiàn)該電路，可以得到電路的驅(qū)動(dòng)方程為：（5）根據(jù)驅(qū)動(dòng)方程和輸出方程畫出電路圖并檢查自啟動(dòng)4.2.4同步時(shí)序電路的設(shè)計(jì) 電路設(shè)計(jì)過程中有一個(gè)無效狀態(tài) 11，必須檢查電路是否能自啟動(dòng)。將11 代入狀態(tài)方程和輸出方程，得到A=1 時(shí)次態(tài)為01，輸出為1；A=0 時(shí)次態(tài)為10，輸出為0。 結(jié)果表明設(shè)計(jì)的電路是能自啟動(dòng)的,但有一個(gè)錯(cuò)誤輸出，可以利用觸發(fā)器的異步端清零，讓電路的初始狀態(tài)為有效態(tài)00。4.2.4同步時(shí)序電路的設(shè)計(jì)例

15、2：試設(shè)計(jì)一同步時(shí)序電路產(chǎn)生下圖所示的輸出波形。解：（1）根據(jù)時(shí)序圖畫出電路的狀態(tài)轉(zhuǎn)換圖4.2.4同步時(shí)序電路的設(shè)計(jì)(2)根據(jù)電路的狀態(tài)轉(zhuǎn)換圖畫出電路的次態(tài)卡諾圖(3)將此卡諾圖拆分成四個(gè)卡諾圖分別化簡可以得到四個(gè)狀態(tài)方程4.2.4同步時(shí)序電路的設(shè)計(jì)（4）觸發(fā)器如果選擇D 觸發(fā)器，則可以推導(dǎo)出各觸發(fā)器的驅(qū)動(dòng)方程：（5）根據(jù)驅(qū)動(dòng)方程畫出邏輯電路圖：4.2.4同步時(shí)序電路的設(shè)計(jì)4.3.1寄存器 一個(gè)觸發(fā)器可以存儲(chǔ)一位二值信息，n個(gè)觸發(fā)器可以存儲(chǔ)n位二值信息。 由四個(gè)D觸發(fā)器構(gòu)成的四位寄存器 CP上升沿時(shí)，各 個(gè)觸發(fā)器的Q端都 按照其狀態(tài)方程 變化。 4.3.2移位寄存器 移位寄存器不僅具有數(shù)據(jù)存儲(chǔ)

16、功能，而且存儲(chǔ)的數(shù)據(jù)在時(shí)鐘信號(hào)的控制下可以進(jìn)行逐位左移或右移。1.單向移位寄存器4.3.2移位寄存器 在 CP上升沿時(shí)，F(xiàn)F1FF3觸發(fā)器都按其左邊觸發(fā)器原來的狀態(tài)變化，即FF0FF2中原來的數(shù)據(jù)依次右移一位，而DSI的數(shù)據(jù)移入FF0。 經(jīng)過四個(gè)時(shí)鐘信號(hào)周期后，可以將串行輸入的四位數(shù)據(jù)轉(zhuǎn)換為并行輸出。(2)雙向移位寄存器 實(shí)現(xiàn)數(shù)據(jù)的左移和右移雙向移動(dòng)4.3.2移位寄存器雙向移位寄存器74LS194其邏輯圖和功能表該寄存器具有數(shù)據(jù)保持、右移、左移、并行輸入和并行輸出的功能。其中DIR為數(shù)據(jù)右移串行輸入端，DIL為數(shù)據(jù)左移串行輸入端，D0D3數(shù)據(jù)并行輸入端，Q0Q3數(shù)據(jù)并行輸出端，S1、S0工作狀

17、態(tài)控制端。4.3.3計(jì)數(shù)器 計(jì)數(shù)器的基本功能是對輸入時(shí)鐘脈沖進(jìn)行計(jì)數(shù)。它也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字運(yùn)算等等。計(jì)數(shù)器分類：(1)按電路的時(shí)序分為： 同步計(jì)數(shù)器 異步計(jì)數(shù)器 (2)按計(jì)數(shù)數(shù)值增減分為：加計(jì)數(shù)器 減計(jì)數(shù)器 可逆計(jì)數(shù)器4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理1.異步二進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn) 用異步電路實(shí)現(xiàn)計(jì)數(shù)器時(shí)，首先每個(gè)觸發(fā)器應(yīng)該接成計(jì)數(shù)狀態(tài)，即狀態(tài)方程必須為 ，然后就是確定觸發(fā)器的時(shí)鐘。按照二進(jìn)制加法規(guī)則，如果觸發(fā)器狀態(tài)已經(jīng)為1，則再有時(shí)鐘信號(hào)到來時(shí)，狀態(tài)應(yīng)回0，并向高位送出進(jìn)位信號(hào)（以使下一個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)）。所以，由上升沿觸發(fā)的觸發(fā)器構(gòu)成一位加計(jì)數(shù)器時(shí)，其進(jìn)位信號(hào)是 ，

18、而由下降沿觸發(fā)的觸發(fā)器構(gòu)成一位加計(jì)數(shù)器其進(jìn)位信號(hào)是 。同理可標(biāo)出借位信號(hào)。4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理例如用下降沿觸發(fā)的JK觸發(fā)器構(gòu)成的四位二進(jìn)制加計(jì)數(shù)器：狀態(tài)轉(zhuǎn)換表：CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 0 1 1 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理時(shí)序圖：Q0的周期是CP的2倍，Q0叫2分

19、頻輸出端。Q1的周期是CP的4倍，Q1叫4分頻輸出端。Q2的周期是CP的8倍，Q2叫8分頻輸出端。Q3的周期是CP的16倍，Q3叫16分頻輸出端。CPQ3Q2Q1Q04.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理例如用下降沿觸發(fā)的JK觸發(fā)器構(gòu)成的四位二進(jìn)制減計(jì)數(shù)器：狀態(tài)轉(zhuǎn)換表：1111QCP借位3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0J3K3CP3J2K2CP2J1K1CP1J0K0CP0Rd進(jìn)位CP 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 Q2 1 1 1 1 0 0 0 0 1 1 1 1 0 0

20、 0 0 Q1 1 1 0 0 1 1 1 0 1 1 0 0 1 1 0 0 Q0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理2.同步二進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn) 用同步電路實(shí)現(xiàn)計(jì)數(shù)器，系統(tǒng)用的統(tǒng)一的時(shí)鐘，不涉及時(shí)鐘信號(hào)的選擇問題。主要的問題是各觸發(fā)器的驅(qū)動(dòng)信號(hào)的選擇.（1）同步4位二進(jìn)制加計(jì)數(shù)器 在n位二進(jìn)制加法中，如果第i位以前各位都為1，則低位再計(jì)入1（有脈沖到來）時(shí)，第i位狀態(tài)翻轉(zhuǎn)。4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理 如果用T觸發(fā)器構(gòu)成同步計(jì)數(shù)器，則第i位觸發(fā)器的輸入表達(dá)式應(yīng)為： 而最低位每計(jì)入一個(gè)脈沖狀態(tài)翻轉(zhuǎn)一次。一個(gè)同步4位二進(jìn)制加計(jì)數(shù)器每個(gè)T觸

21、發(fā)器的輸入表達(dá)式為： T0=1即J0=K0=1T1=Q0 即J1=K1=Q0T2=Q1Q0 即J2=K2= Q1Q0 T3=Q2Q1Q0 即J3=K3=Q2Q1Q04.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理用JK觸發(fā)器實(shí)現(xiàn)的同步4位二進(jìn)制加計(jì)數(shù)器邏輯電路：（2）同步4位二進(jìn)制減計(jì)數(shù)器在n位二進(jìn)制減法中，如果第i位以前各位都為0，則低位再計(jì)入1（有脈沖到來）時(shí)，第i位狀態(tài)翻轉(zhuǎn)。QQQ2QQJKQJKKJQCPKJQ&C1001233100112233&4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理如果用T觸發(fā)器構(gòu)成同步減計(jì)數(shù)器，則第i位觸發(fā)器的輸入Ti表達(dá)式應(yīng)為：一個(gè)同步4位二進(jìn)制減計(jì)數(shù)器每個(gè)T觸發(fā)器的輸入表達(dá)

22、式為：4.3.3.1計(jì)數(shù)器實(shí)現(xiàn)原理用JK觸發(fā)器實(shí)現(xiàn)的同步4位二進(jìn)制減計(jì)數(shù)器邏輯電路：QQQ2QQJKQJKKJQCPKJQ&C1001233100112233&4.3.3.2集成計(jì)數(shù)器1.同步4位二進(jìn)制加計(jì)數(shù)器74161同步4位二進(jìn)制加計(jì)數(shù)器74161的邏輯圖及功能表4.3.3.2集成計(jì)數(shù)器CLK是計(jì)數(shù)脈沖輸入端，也是芯片的公共時(shí)鐘輸入端； 端是異步清零端，低電平有效；LD 是同步置數(shù)端，當(dāng)LD端為低電平并且時(shí)鐘的上升沿到來時(shí)，將 的值賦給 ；EP、ET是使能端，只有使能端同時(shí)為高電平，且清零端和置數(shù)端無效時(shí)，芯片進(jìn)行加計(jì)數(shù)。4.3.3.2集成計(jì)數(shù)器將兩片74161擴(kuò)展為八位二

23、進(jìn)制加計(jì)數(shù)器 同步擴(kuò)展CP“1”LDRD4.3.3.2集成計(jì)數(shù)器將兩片74161擴(kuò)展為八位二進(jìn)制加計(jì)數(shù)器異步擴(kuò)展4.3.3.2集成計(jì)數(shù)器2. 異步十進(jìn)制計(jì)數(shù)器74907490內(nèi)部電路是由兩個(gè)獨(dú)立的計(jì)數(shù)器構(gòu)成。一個(gè)是由CP0控制的模2計(jì)數(shù)器和一個(gè)由CP1控制的模5計(jì)數(shù)器， 在該時(shí)鐘控制下狀態(tài)從000100依次變化。R1R2是異步清零端，當(dāng)R1R2=11時(shí), 。S1S2是異步置9端，當(dāng)S1S2=11時(shí) ， 。4.3.3.2集成計(jì)數(shù)器7490構(gòu)成模十計(jì)數(shù)器的典型接法有兩種CP0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 CP1與Q0相連構(gòu)成8421BCD碼4.3.3.2集成計(jì)數(shù)器CP1 Q0 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0