VDMOS器件仿真設(shè)計(jì)實(shí)驗(yàn)-第一次實(shí)驗(yàn)報(bào)告(共6頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上半導(dǎo)體功率器件與智能功率IC實(shí)驗(yàn) 學(xué)生姓名：田瑞學(xué) 號(hào)：3 指導(dǎo)教師：?jiǎn)堂?一、實(shí)驗(yàn)室名稱(chēng)： 211樓803 工作站 二、實(shí)驗(yàn)項(xiàng)目名稱(chēng)：半導(dǎo)體功率器件與智能功率IC實(shí)驗(yàn)VDMOS器件仿真設(shè)計(jì)實(shí)驗(yàn)三、實(shí)驗(yàn)原理：對(duì)于閾值電壓的調(diào)節(jié)，可以改變氧化層厚度，氧化層厚度越大，柵對(duì)溝道的控制能力越弱，閾值電壓越大。也可以增大溝道區(qū)摻雜濃度，濃度越大，溝道區(qū)越難反型，閾值電壓越大。MEDICI的使用流程:器件結(jié)構(gòu)構(gòu)造網(wǎng)格構(gòu)造器件求解輸出MEDICI 輸入文件Device Structure SpecificationSolution SpecificationInput/Output

2、預(yù)先確定器件結(jié)構(gòu)四、實(shí)驗(yàn)?zāi)康模和ㄟ^(guò)實(shí)驗(yàn)，了解VDMOS器件的結(jié)構(gòu)，掌握VDMOS器件的設(shè)計(jì)方法，熟悉MEDICI軟件的使用。五、實(shí)驗(yàn)內(nèi)容：完成一種600V VDMOS器件完整的設(shè)計(jì)仿真工作，其指標(biāo)達(dá)到預(yù)定要求。其中，主要針對(duì)器件耐壓、閾值電壓、跨導(dǎo)、開(kāi)態(tài)特性進(jìn)行仿真優(yōu)化，確定柵氧厚度、溝道濃度、柵長(zhǎng)、漂移區(qū)摻雜、漂移區(qū)厚度等重要的濃度和結(jié)構(gòu)參數(shù)。 襯底n+換成p+，再仿真器件的轉(zhuǎn)移特性和擊穿特性，比較與VDMOS區(qū)別，并分析原因。VDMOS指標(biāo)要求：BV > 600VVT 23VVG 20V max六、實(shí)驗(yàn)器材（設(shè)備、元器件）：MEDICI軟件七、實(shí)驗(yàn)步驟：title VDMOSassi

3、gn name=nd n.val=1e14assign name=pwell n.val=2e18assign name=dpwell n.val=1.2assign name=tepi n.val=35assign name=ld n.val=6mesh smooth=1x.mesh width=ld h1=0.10y.mesh n=1 L=-0.1y.mesh n=3 L=-0.017y.mesh n=4 L=0y.mesh depth=dpwell h1=0.05y.mesh depth=tepi-dpwell h1=0.05 h2=0.05 h3=1y.mesh depth=0.5 h

4、1=0.05y.mesh depth=0.1 h1=0.05region name=si siliconregion name=sio y.max=0 oxideelectrod name=gate x.min=1 x.max=ld-1 electrod name=source x.max=0.6 y.max=0electrod name=source x.min=ld-0.6 y.max=0electrod name=drain y.min=tepi+0.5 $ n drift $profile region=si n-type n.peak=nd uniform$ p-well $prof

5、ile region=si p-type n.peak=pwell+nd xy.ratio=0.4 x.min=0 x.max=1.5 y.junction=dpwellprofile region=si p-type n.peak=pwell+nd xy.ratio=0.4 x.min=ld-1.5 x.max=ld y.junction=dpwell$ n+/p+ source $profile region=si p-type n.peak=1e20 xy.ratio=0.4 x.min=0 x.max=0.4 y.junction=0.4profile region=si n-type

6、 n.peak=1e20 xy.ratio=0.4 x.min=0.5 x.max=1 y.junction=0.2profile region=si p-type n.peak=1e20 xy.ratio=0.4 x.min=ld-0.4 x.max=ld y.junction=0.4profile region=si n-type n.peak=1e20 xy.ratio=0.4 x.min=ld-1 x.max=ld-0.5 y.junction=0.2$ drain $profile region=si n-type n.peak=1e20 uniform x.min=0 y.min=

7、tepi y.max=tepi+0.5 regrid ignore=sio doping logarith ratio=1 smooth=1 cos.angle=0.8$ gate material $contact name=gate n.polysisave out.f=vdmos.mesh$ plot $plot.2d grid fill scale title=" the orignal gird"plot.2d boundary scale junction fill title="the junction profiles"plot.1d d

8、oping y.start=0.01 y.end=0.01 title="surface doping log" y.logplot.1d doping y.start=0.01 y.end=0.01 title="surface doping" plot.1d doping y.start=3 y.end=3 title="y=3 doping log" y.logplot.1d doping y.start=3 y.end=3 title="y=3 doping" plot.1d doping x.start=

9、3 x.end=3 title="x=3 doping log" y.logplot.1d doping x.start=3 x.end=3 title="x=3 doping" 八、實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析：器件模型： VDMOS的BV特性曲線(xiàn)： 更改參數(shù)后BV為642V閾值電壓曲線(xiàn)： 更改參數(shù)后閾值電壓為2V襯底n+換成p+時(shí)： BV為620V 閾值電壓為2.45V九、實(shí)驗(yàn)結(jié)論：1、由BV特性曲線(xiàn)的比較可知，增大擊穿電壓BV可以采用的方法有增大漂移區(qū)濃度與厚度。2、由閾值電壓曲線(xiàn)的比較可知，增大氧化層厚度和增大溝道區(qū)摻雜濃可以有效地增大閾值電壓。3、當(dāng)襯底n+換成p+時(shí)，擊穿電壓BV有所減小，閾值電壓無(wú)明顯變化。 當(dāng)集電極Collector加正偏壓時(shí)，J2結(jié)反偏，J1結(jié)正偏，電壓主要降落在J2結(jié)的N耗盡區(qū)，因?yàn)镴1結(jié)的存在且為正偏，使得N區(qū)域承受耐壓的面積有所減少，故器件可以承受的電壓也有所減少。同理，當(dāng)集電極