數(shù)據(jù)選擇器與數(shù)據(jù)分配器

1、3.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器本次重點(diǎn)內(nèi)容：1、數(shù)據(jù)選擇器的電路原理與功能。2、用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)。3、數(shù)字分配器的電路和功能教學(xué)過(guò)程3.3.1 數(shù)據(jù)選擇器 在多路數(shù)據(jù)傳輸過(guò)程中，經(jīng)常需要將其中一路信號(hào)挑選出來(lái)進(jìn)行傳輸，這就需要用到數(shù)據(jù)選擇器。 在數(shù)據(jù)選擇器中，通常用地址輸入信號(hào)來(lái)完成挑選數(shù)據(jù)的任務(wù)。如一個(gè)4選1的數(shù)據(jù)選擇器，應(yīng)有兩個(gè)地址輸入端，它共有224種不同的組合，每一種組合可選擇對(duì)應(yīng)的一路輸入數(shù)據(jù)輸出。同理，對(duì)一個(gè)8選1的數(shù)據(jù)選擇器，應(yīng)有3個(gè)地址輸入端。其余類(lèi)推。 而多路數(shù)據(jù)分配器的功能正好和數(shù)據(jù)選擇器的相反，它是根據(jù)地址碼的不同，將一路數(shù)據(jù)分配到相應(yīng)的一個(gè)輸出端上輸出。根據(jù)地址碼的

2、要求，從多路輸入信號(hào)中選擇其中一路輸出的電路，稱(chēng)為數(shù)據(jù)選擇器。其功能相當(dāng)于一個(gè)受控波段開(kāi)關(guān)。多路輸入信號(hào)：N個(gè)。輸出：1個(gè)。地址碼：n位。應(yīng)滿(mǎn)足2nN。（一）、4選1數(shù)據(jù)選擇器1、邏輯電路：D3、D2、D1、D0為數(shù)據(jù)輸入端，A1、A0為地址信號(hào)輸入端，Y為數(shù)據(jù)輸出端，為使能端，又稱(chēng)選通端，輸入低電平有效。2、真值表：4選取1數(shù)據(jù)選擇器的真值表。輸入輸出使能端A1A0D3D2D1D0Y1××××××0000×××001 D0000×××11001××0&#

3、215;01 D1001××1×1010×0××01 D2010×1××10110×××01 D30111×××13由真值表可寫(xiě)出輸出邏輯函數(shù)式（二）8選1數(shù)據(jù)選擇器 MSI器件TTL 8：選1數(shù)據(jù)選擇器CT74LS1511邏輯功能示意圖：D7、D6、D5、D4、D3、D2、D1、D0為數(shù)據(jù)輸入端，A2、A1、A0為地址信號(hào)輸入端。Y和為互補(bǔ)輸出端，為使能端，又稱(chēng)選通端，輸入低電平有效。2數(shù)據(jù)選擇器CT74LS151的真值表使能端A2A1A0Y1

4、×××00000D00001D10010D20011D30100D40101D50110D60111D73輸出邏輯函數(shù)：（三）用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù) 實(shí)現(xiàn)原理：數(shù)據(jù)選擇器是一個(gè)邏輯函數(shù)的最小項(xiàng)輸出器： 而任何一個(gè)n位變量的邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式， Ki的取值為0或1，所以，用數(shù)據(jù)選擇器可很方便地實(shí)現(xiàn)邏輯函數(shù)。例1: 試用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)YABACBC。解： （1）選用數(shù)據(jù)選擇器。由于邏輯函數(shù)Y中有A、B、C三個(gè)變量，所以，可選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。 （2）寫(xiě)出邏輯函數(shù)的標(biāo)準(zhǔn)與一或表達(dá)式。邏輯函數(shù)Y的標(biāo)準(zhǔn)與一或表達(dá)式

5、為 Y=AB+AC+BC寫(xiě)出最小項(xiàng)的表達(dá)式為： 寫(xiě)出4選1數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)為： Y´= （3）比較Y和Y兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系。設(shè)YY，AA1 ，BA0 ， Y式中包含Y式中的最小項(xiàng)時(shí)，數(shù)據(jù)取1，不包含Y式中的最小項(xiàng)時(shí)，數(shù)據(jù)取0，得D0=0， D1=C D2=C, D3=1, （4）畫(huà)連線(xiàn)圖。根據(jù)上式可畫(huà)出圖11-2所示的連線(xiàn)圖。 當(dāng)邏輯函數(shù)的變量個(gè)數(shù)多于數(shù)據(jù)選擇器的地址輸入變量的個(gè)數(shù)時(shí)，應(yīng)分離出多余的變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的地址輸入端上。例2 用雙4選1數(shù)據(jù)選擇器CC14539和非門(mén)構(gòu)成一位全加器。解：（1）設(shè)定變量，列真值表。 設(shè)二進(jìn)制數(shù)在第

6、i位相加 輸入變量：被加數(shù)Ai，加數(shù)Bi，來(lái)自低位的進(jìn)位數(shù)Ci-1 輸出邏輯函數(shù)：本位和Si，向相鄰高位的進(jìn)位數(shù)為Ci 其真值表如下所示。AiBiCi-1 SiCi0000000110010100110110010101011100111111（2）寫(xiě)出輸出邏輯函數(shù)表達(dá)式：（3）寫(xiě)出數(shù)據(jù)選擇器的輸出邏輯函數(shù).CC14539的輸出邏輯函數(shù)式為（4）將全加器的輸出邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出邏輯函數(shù)式進(jìn)行比較。設(shè) Si1Y、AiA1、BiA0時(shí)，則 （5）畫(huà)連線(xiàn)圖113。由上題可知，當(dāng)邏輯函數(shù)的變量數(shù)多于數(shù)據(jù)選擇器的輸入地址碼A1、A0時(shí)，則D3D0可視為是第三個(gè)（輸入）變量，用以表示邏輯函數(shù)中被分離出來(lái)的變量。3.3.2 數(shù)據(jù)分配器 數(shù)據(jù)分配是數(shù)據(jù)選擇的逆過(guò)程。 根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路，稱(chēng)為數(shù)據(jù)分配器。 3線(xiàn)8線(xiàn)MSI