LabVIEW+FPGA加速嵌入式系統(tǒng)原型化的過程

1、通過LabVIEWFPGAf速嵌入式系統(tǒng)原型化的過程 嵌入式系統(tǒng)的發(fā)展趨勢 嵌入式系統(tǒng)一般是指一個獨立且具有專門用途的系統(tǒng)， 隨著半導體技術(shù)的飛速發(fā)展， 嵌入式系統(tǒng)正在滲入現(xiàn)代社會的各個方面，被廣泛應用于航空航天、通信設備、消費電子、工業(yè)控制、汽車、船舶等領域。巨大的市場需求推動了嵌入式系統(tǒng)向更高的技術(shù)水平發(fā)展。 嵌入式系統(tǒng)的開發(fā)流程，一般可以分為三個階段：設計，原型化及發(fā)布。設計主要是對產(chǎn)品本身以及其中牽涉到的算法、概念進行設計，原型化是對設計的可行性進行驗 證或評估，發(fā)布是產(chǎn)品的最終實現(xiàn)。大部分情況下，整個開發(fā)流程中需要牽涉到多種軟件開發(fā)工具。比如在設計的時候，可能會使用文本數(shù)學工具進行算

2、法設計、建模、仿真, 在原型化驗證階段，圖形化的開發(fā)環(huán)境現(xiàn)在已經(jīng)成為仿真、驗證的主流工具。在發(fā)布階段，可能會采用微處理器或FPGA,就會牽涉到相關的開發(fā)環(huán)境比如C或VHDL,甚至匯編語言。傳統(tǒng)的開發(fā)模式中，文本編程工具占了主流地位。 嵌入式軟件及其開發(fā)人員目前似乎都處于各自發(fā)展的十字路口。Venture Development公司(VDC)提供的行業(yè)統(tǒng)計數(shù)字表明， 盡管軟件代碼的行數(shù)以每年大約26%的速度增長，但嵌入式開發(fā)人員的年增長速度卻只有8%。對嵌入式系統(tǒng)設計人員 而言，這兩個統(tǒng)計數(shù)字意味著工作量的增多。 不過，事情還遠不止于此。除了以相對更少的人員完成更多的工作外，嵌入式開發(fā)者還必須在

3、保證產(chǎn)品可靠性的前提下縮短系統(tǒng)設計周期。日益激烈的競爭使得今天的電 子產(chǎn)品市場對上市時間的壓力極為敏感。以消費市場為例，一個典型的嵌入式產(chǎn)品設計周期是9個月，而推出產(chǎn)品的市場機會可能只有12個月之短。如果沒有從一開始就 抓住市場先機推出產(chǎn)品，很可能會造成市場份額的大幅減少，甚至導致產(chǎn)品推廣的失敗。這些因素大大增加了嵌入式系統(tǒng)設計“一次設計成功”的壓力，反過來也推動了系統(tǒng) 級快速、高效、可靠的驗證的需求，系統(tǒng)原型化，也就是創(chuàng)建實速運行在系統(tǒng)環(huán)境中的設計原型，這種必要性正日益增加。 FPGA在嵌入式系統(tǒng)中的優(yōu)勢 實現(xiàn)這種原型驗證的最具成本效益的技術(shù)是建立一個基于FPGA的原型。FPGA是 一種具有

4、可重配置邏輯門的芯片，與供應商提供功能定義的ASIC芯片不同，F(xiàn)PGA可 根據(jù)每個應用的不同需要而進行配置和重新配置。由于FPGA允許在硬件中實現(xiàn)自定義 算法，因此它具有精確時序和同步、快速決策及并行任務同時執(zhí)行等優(yōu)點。在PC或帶有實時操作系統(tǒng)（RTOS）和微處理器的平臺上，處理器必須對多個任務進行分時處理，而FPGA則可以配置為多個獨立的并行計算資源，簡言之，就像芯片上有多個微處理器 一樣，且這些微處理器都針對特定的任務進行了優(yōu)化。 FPGA的性能和靈活性使其成為處理輸入輸出非常有效的技術(shù)。 通過自定義數(shù)字協(xié)議進行通信和生成PWM信號是這種類型很好的例子， 比如， 可以對FPGA進行配置以利

5、用自定義數(shù)字協(xié)議進行通信，如對輸入信息進行解碼，然后將信息組合編碼作為輸出 數(shù)據(jù)包再發(fā)送出去。在一些情況下甚至需要同時進行多個操作，并使得這些操作互相同 步，且和其他輸入和輸出任務同步。如果是用一個基于軟件的系統(tǒng)完成此項工作，即使 使用RTOS,輸出的性能也不一定能滿足要求。FPGA對于輸入輸出、并行性和實時性的出色性能使得它成為嵌入式系統(tǒng)原型化驗證的理想工具。Intel新一代多核處理器就 選擇了FPGA作為其原型化的平臺。 通過LabVIEWFPGA加速系統(tǒng)原型化 將FPGA集成到嵌入式系統(tǒng)最大的挑戰(zhàn)是如何配置FPGA的邏輯，以及將傳感器輸 入和控制輸出與它連接起來。許多嵌入式系統(tǒng)設計人員對

6、于在實時操作系統(tǒng)下運行的微處理器上編程非常熟練，但他們不喜歡在芯片級對硬件進行定義，這需要有設計工具和語言如VHDL方面的知識。當然，進入芯片級領域還意味著需要設計和構(gòu)建芯片周邊的電路板，雖然這對于一些嵌入式系統(tǒng)設計人員來說已經(jīng)過時了，但仍然有許多設計人員 寧愿盡可能地使用現(xiàn)成的硬件， 特別是當硬件必須精確地測量出傳感器數(shù)據(jù)并對其作數(shù)字化處理時。 FPGA配置工具的比較和選擇 目前有許多FPGA配置工具，有些工具需要VHDL或其他語言編碼完成硬件定義，有些工具提供了圖形配置環(huán)境，還有的工具允許你使用熟悉的工具編寫軟件，然后將代 碼下載到FPGA中。在選擇哪種方式適合時需要考慮幾個問題，其中一個

7、考慮因素是你 的背景。 你是否是一個富有經(jīng)驗的硬件開發(fā)人員， 并對FPGA的基本操作有深入的認識？如果是，就可以利用低級工具充分發(fā)揮你的經(jīng)驗并深入實地進行配置。也許你不是 硬件工程師，但你是一位優(yōu)秀的程序員并且能很容易掌握新的編程語言，那么你可能需要選擇一個能夠讓你充分運用數(shù)據(jù)結(jié)構(gòu)和程序細節(jié)進行編程的工具。另外一個可能是你 既不是硬件專家也不是軟件專家，但由于你對整個系統(tǒng)內(nèi)在的理論或系統(tǒng)所投入的應用 非常熟悉而來設計系統(tǒng)， 如果是這種情況那么應該選擇一個可以讓你以自己的語言進行設計的工具，而不必學習復雜的FPGA或硬件描述語言。 另一個很重要的考慮因素是你計劃設計的系統(tǒng)所要求達到的功能是什么。

8、如果正在 設計多個不同類型的系統(tǒng)，可能通用硬件設計工具最為適合。有許多人花費很多時間成為使用這些工具的專家， 你也可以加入其中。 如果想將涉及面縮小一些， 那么也有工具去處理那些“常規(guī)”事務，而讓你專注于可以自己的研究領域。舉個例子，有許多工具可以幫助你很快開發(fā)出信號處理系統(tǒng)并將其發(fā)布到FPGA中去，也有一些經(jīng)優(yōu)化的工具 專門用來增加測量和控制功能。 還需要考慮系統(tǒng)配置的問題。要有怎樣的尺寸？與PC連接嗎？有的FPGA開發(fā)工 具要求你開發(fā)FPGA周邊所有硬件，另一些則要求使用一種特殊的內(nèi)建有FPGA的電路 板。對于后者，很多和板上其他資源如I/O與總線連接的工作都已做好，這樣可以大大 加快開發(fā)

9、的進度，因為你無須關注諸如抗噪性、穩(wěn)定時間和串擾之類的事項。如果系統(tǒng)需要大量與運行Windows或RTOS的PC連接，那么應選擇那些能夠跨平臺的設計工具。 LabVIEWFPGA圖形化的開發(fā)環(huán)境 過去，對于FPGA的編程需要深入掌握VHDL或者其他的低級設計工具，這需要一個較長的學習過程。通過LabVIEWFPGA,可以用圖形化的環(huán)境來定義FPGA邏輯,使更多的工程師們不需要掌握VHDL或硬件設計的專門知識，就能夠利用FPGA技術(shù) 來進行系統(tǒng)的設計和原型化。 另外，通過和LabVIEW中的一些工具包相配合，比如數(shù)字濾波器設計工具包， LabVIEWFPGA可以幫助工程師很快開發(fā)出信號處理系統(tǒng)并

10、將其發(fā)布到FPGA中去， 并提供了很多專門的測量和控制函數(shù)。比如，LabVIEWFPGA內(nèi)置了多種函數(shù)，可用于閉環(huán)PID控制、5階FIR濾波、一維查找表、線性插值、過零檢測和正弦波的直接數(shù)字合成。 對于系統(tǒng)的配置和I/O連接， 工程師彳門可以利用LabVIEWFPGA和NIRIO設備來大大加快開發(fā)的進度，因為NIRIO設備將I/O與總線連接的工作都已做好，工程師們可以通過LabVIEWFPGA快速的定制I/O或控制硬件電路， 而且這些電路所具有的性能媲美經(jīng)廠商定義并優(yōu)化的硬件性能。使用LabVIEWFPGA模塊，工程師可以在運 行Windows的主機上開發(fā)FPGA程序，然后用LabVIEW進行

11、編譯并在硬件上運行這些代碼程序。由于LabVIEWFPGA是用硬件來實現(xiàn)程序算法，它對于算法的執(zhí)行性能要比基于軟件的系統(tǒng)好得多。 對于時間和并行性的支持 和傳統(tǒng)的文本編程相比，LabVIEW天生是一種并行結(jié)構(gòu)的編程語言，非常適用于FPGA的并行結(jié)構(gòu)，用以實現(xiàn)同步或異步的并行任務?？紤]一個包含8PID控制循環(huán)的應用，如圖1所示，應用程序?qū)⒃贔PGA上創(chuàng)建了2個完全獨立的處理器，可以和FPGA時鐘同步或異步的運行。甚至在同一個while循環(huán)或類似結(jié)構(gòu)中，我們都可以通過對 代碼的流程線操作進行并行化來提高執(zhí)行速度。將處理過程分割成數(shù)個片斷，并在連續(xù)的循環(huán)中依次執(zhí)行這些片斷。如圖1所示，我們將控制算法

12、就分成了2個片斷。while 循環(huán)的每次執(zhí)行都會更新PID控制輸出， 但是模擬輸入(AI)及控制算法1,與模擬輸出(AO)及控制算法2是并行執(zhí)行的。結(jié)果顯示，通過這種方式，算法的執(zhí)行速度要比順 序處理的結(jié)構(gòu)快得多 圖1代碼流程線操作的并行化 通過LabVIEWFPGA和NIRIO設備進行原型化 很多設計比預期時間晚上市， 并且有一些在投入市場以后發(fā)現(xiàn)未達到預定的功能和指標，因此必須采取一定的措施來加快設計流程，提高設計質(zhì)量。一種解決方案就是更早地將真實世界的信號和硬件引入到設計流程之中， 進行更好的系統(tǒng)原型化， 從而在早期就發(fā)現(xiàn)并修正潛在的問題。 但是在任何設計和開發(fā)流程中，在基于軟件設計和仿

13、真工具的虛擬世界，與電子或機械測量的物理世界之間有一個很大的鴻溝。LabVIEW平臺最明顯的價值就是在虛擬 世界和物理世界間的鴻溝之間建立一座橋梁。物理測量是與設計和仿真完全不同的挑戰(zhàn)，要求與廣泛的測量和控制硬件緊密集成，并以優(yōu)化的性能處理大量的通道數(shù)或超高 速吞吐量。LabVIEW平臺經(jīng)過不斷演進，在物理測量領域提供極高的性能和靈活性。更重要的是，LabVIEW平臺是開放的，因此，設計人員可以將測量數(shù)據(jù)與仿真結(jié)果相映射，甚至互換仿真和物理數(shù)據(jù)，以用于設計中的行為建模，或者以仿真的激勵驅(qū)動物 理測試，從而更為有效快速的進行系統(tǒng)原型構(gòu)建。 嵌入式系統(tǒng)開發(fā)人員如果要定制硬件用于最終的發(fā)布，很難同時

14、并行開發(fā)軟件和硬 件，因為直到系統(tǒng)集成步驟之前，軟件從未在有代表性的硬件上經(jīng)過測試。止匕外，設計師們也不希望軟件開發(fā)是純理論的進行，如果直到系統(tǒng)集成測試的時候才引入I/O,用 真實世界的信號檢驗設計，一旦發(fā)現(xiàn)存在問題，那就意味著很難在預期時間完成設計任務了。 大多數(shù)設計師當前用評估板來進行系統(tǒng)的原型化， 但是，原型板往往只具備少量的模擬和數(shù)字I/O通道，也很少支持視覺、運動或同步的功能。止匕外，設計師經(jīng)常因為需要傳感器或特殊I/O的支持而花費大量時間來開發(fā)定制的原型板，而這些僅僅是為了設 計概念的驗證。使用靈活的、商業(yè)化的原型平臺可以大大簡化這個過程，消除其中硬件驗證和板級設計的大量工作。對于

15、大多數(shù)系統(tǒng)，原型化平臺必須包括最終發(fā)布系統(tǒng)的同樣部件，比如用于執(zhí)行算法的實時處理器、用于高速處理的可編程邏輯器件，或者將實時處理器接口到其他部件。因此，如果這個商業(yè)化的系統(tǒng)不能滿足所有的要求，那么這個平臺必須是可擴展的，并且支持自定義。NI提供了各種硬件平臺與LabVIEW集成,完成從設計、原型到部署的全過程。例如使用LabVIEW和NI可重復配置I/O(RIO)設 備或NICompactRIO平臺，可以快速而便捷地創(chuàng)建嵌入式系統(tǒng)的原型。從圖2可以看 到，通過LabVIEWFPGA可以對多種NIRIO設備進行配置。 圖2LabVIEWF PGA程序框圖和RIO硬件平臺 一個客戶案例是Bosto

16、nEngineering公司。他們要開發(fā)一種牽力控制機用于數(shù)碼 照片打印系統(tǒng)。 其中， 彩色墨盒通過驅(qū)動馬達饋送到打印頭， 由卷帶電機和推進電機來控制牽力。切割機底盤的振動、每次打印的照片數(shù)目和每個電機的速度變化都會影響到底層的牽力?？刂葡到y(tǒng)通過兩個電機的位置來保證卷帶和推進的牽力處于設定范圍之內(nèi)，否則就會有色差。設計的牽力控制硬件需要兩個脈寬調(diào)制輸出來控制電機，兩個編碼器將轉(zhuǎn)速反饋給電機，兩個模擬輸入通道連接霍爾傳感器用來測量位置，兩根數(shù)字線 用于信令。 由于傳統(tǒng)的原型板無法滿足這些要求，所以需要使用可以自定義I/O的原型平臺， 因此他們使用CompactRIO平臺來進行原型化工作。Comp

17、actRIO系統(tǒng)包含一個266MHz的嵌入式微處理器、以太網(wǎng)控制器，以及背板上的1百萬門FPGAo通過LabVIEWFPGA對背板上的FPGA編程，他們的控制、機械和電子工程師就可以直接參與到編程工作中。他們在嵌入式控制器中運行管理程序，在FPGA中運行電機控制算 法，這種資源配置使得原型化構(gòu)建和最終系統(tǒng)發(fā)布在編程模式上是非常相似的。 為了在FPGA中運行控制算法，他們將ZPK(zero-pole-gain)模型轉(zhuǎn)化為LabVIEW數(shù)字濾波 器設計工具包中提供的一種濾波器，由于這個工具包支持LabVIEWFPGA代碼的自動 生成和優(yōu)化，所以原先的ZPK模型就可以直接車化成能夠在FPGA上運行的代碼。另外，他們還使用這個工具包對原先的浮點算法進行了定點轉(zhuǎn)換， 以節(jié)約FPGA資源，并對量化后的模型進行測試、驗證、修正從而得到預期的結(jié)果。通過這種原型化方式，他們節(jié)約了大量的開發(fā)時間。 結(jié)論 隨著嵌入式系統(tǒng)復雜性的不斷增加， 設計師們正在面對嚴峻的挑戰(zhàn)。產(chǎn)品上市時間的壓力大大增加了嵌入式系統(tǒng)設計“一次設計成功”的壓力，反過來也推動了系統(tǒng)級快 速、高效、可靠的驗證的需求，系統(tǒng)原型化的必要性正日益增大。由于FPGA具有高性 能、可重新配置、小尺寸和較低的工程開發(fā)成