數(shù)字電路實(shí)驗(yàn)4組合邏輯電路

1、課程名稱：數(shù)字電路實(shí)驗(yàn)第4次實(shí)驗(yàn)實(shí)驗(yàn)名稱：組合邏輯電路實(shí)驗(yàn)時(shí)間：2012年4月10日實(shí)驗(yàn)地點(diǎn)：組號(hào)學(xué)號(hào)： 姓名：指導(dǎo)教師： 評(píng)定成績(jī)：實(shí)驗(yàn)四 組合邏輯電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模?掌握各種邏輯門的應(yīng)用。2掌握組合邏輯電路的一般設(shè)計(jì)步驟。3熟悉幾種常用的組合邏輯電路。二、實(shí)驗(yàn)儀器：序號(hào)儀器或器件名稱型號(hào)或規(guī)格數(shù)量1邏輯實(shí)驗(yàn)箱12萬用表1374LS00與非1474LS04取反1574LS10三輸入與非1674LS20四輸入與非1774LS86異或1三、實(shí)驗(yàn)原理：組合邏輯電路的設(shè)計(jì)過程包括：（1）根據(jù)要求把一個(gè)實(shí)際問題轉(zhuǎn)化為邏輯問題。（2）確定輸入變量及輸出函數(shù)，列出真值表。（3）進(jìn)行邏輯化簡(jiǎn)，得到最簡(jiǎn)

2、邏輯函數(shù)表達(dá)式。（4）畫出邏輯圖，選擇器件構(gòu)成電路。（5）檢測(cè)電路是否正確。以上幾個(gè)方面中，第一步最關(guān)鍵，如果題意理解錯(cuò)誤，則設(shè)計(jì)出來的電路就不能符合要求；同時(shí)，邏輯函數(shù)的化簡(jiǎn)也是一個(gè)重要的環(huán)節(jié)，通過化簡(jiǎn)，可以用較少的邏輯門實(shí)現(xiàn)相同的邏輯功能，這樣一來，就降低成本、節(jié)約器件及增加電路可靠性，隨著集成電路的發(fā)展，化簡(jiǎn)的意義已經(jīng)演變成為怎樣使電路最佳，所以，設(shè)計(jì)中必須考慮電路的穩(wěn)定性，即有無競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，競(jìng)爭(zhēng)冒險(xiǎn)會(huì)影響電路的正常工作，如果設(shè)計(jì)的電路有競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，則需要采用合適的方法予以消除。常見的中規(guī)模組合電路器件很多，本實(shí)驗(yàn)主要用小規(guī)模門電路來模擬，并驗(yàn)證之。四、實(shí)驗(yàn)內(nèi)容：1設(shè)計(jì)一個(gè)比較器。試

3、比較兩個(gè)兩位二進(jìn)制整數(shù)，其中A=A1A0，B=B1B0， （1）當(dāng)A>B時(shí)，F(xiàn)1=1； （2）當(dāng)A=B時(shí)，F(xiàn)2=1； （3）當(dāng)A<B時(shí)，F(xiàn)3=1； 解：真值表： B1B0A1A000011110000111010011110000100010表達(dá)式：F1=(A1B1)(A0B0B1)(A1A0B0) F3=(A1B1)(A1A0B0)(A0B1B0) F2=F1F3電路圖：2設(shè)計(jì)一個(gè)密碼鎖。設(shè)該鎖有規(guī)定的4位二進(jìn)制代碼A3A2A1A0輸入端和一個(gè)開鎖鑰匙信號(hào)E的輸入端，當(dāng)E=1（有鑰匙插入）且符合設(shè)定的密碼（設(shè)A3A2A1A0=1010）時(shí)，允許開鎖信號(hào)輸出Y1=1（開鎖），報(bào)警信號(hào)輸出Y2=0；當(dāng)有鑰匙插入但是密碼不對(duì)時(shí)，Y1=0，Y2=1（報(bào)警）；當(dāng)無鑰匙插入時(shí)，無論密碼對(duì)否，Y1=Y2=0。解：表達(dá)式：Y1=(A0A1A2A3)E)EY2=(A0A1A2A3)E電路圖：3設(shè)計(jì)一個(gè)能對(duì)4路數(shù)據(jù)進(jìn)行任意選擇的數(shù)據(jù)選擇器。設(shè)4路數(shù)據(jù)分別為A1=1，A2=數(shù)據(jù)開關(guān)，A3=邏輯開關(guān)，A4=0。解：表達(dá)式：F=(A1P Q)(A2PQ)(A3PQ)(A4PQ)電路圖：五、實(shí)驗(yàn)思考：1冒險(xiǎn)會(huì)不會(huì)影響組合電路的正常工作？答：會(huì)的。冒險(xiǎn)的發(fā)生有可能使得電路產(chǎn)生錯(cuò)誤的輸出，可能因?yàn)殡妷哼^高擊穿器件。