模擬計(jì)算機(jī)的特點(diǎn)是數(shù)值由連續(xù)量來(lái)表示

1、第一章1 模擬計(jì)算機(jī)的特點(diǎn)是數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程也是連續(xù)的。數(shù)字計(jì)算機(jī)的主要特點(diǎn)是按位運(yùn)算，并且不連續(xù)地跳動(dòng)計(jì)算。模擬計(jì)算機(jī)用電壓表示數(shù)據(jù)，采用電壓組合和測(cè)量值的計(jì)算方式，盤(pán)上連線的控制方式，而數(shù)字計(jì)算機(jī)用數(shù)字0和1表示數(shù)據(jù)，采用數(shù)字計(jì)數(shù)的計(jì)算方式，程序控制的控制方式。數(shù)字計(jì)算機(jī)與模擬計(jì)算機(jī)相比，精度高，數(shù)據(jù)存儲(chǔ)量大，邏輯判斷能力強(qiáng)。2 數(shù)字計(jì)算機(jī)可分為專用計(jì)算機(jī)和通用計(jì)算機(jī)，是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。3 科學(xué)計(jì)算、自動(dòng)控制、測(cè)量和測(cè)試、信息處理、教育和衛(wèi)生、家用電器、人工智能。4 主要設(shè)計(jì)思想是：存儲(chǔ)程序通用電子計(jì)算機(jī)方案，主要組成部分有：運(yùn)算器、

2、邏輯控制裝置、存儲(chǔ)器、輸入和輸出設(shè)備5 存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量。每個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字為一條指令，稱為指令字。6 每一個(gè)基本操作稱為一條指令，而解算某一問(wèn)題的一串指令序列，稱為程序。7 取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是指令流。8 半導(dǎo)體存儲(chǔ)器稱為內(nèi)存，存儲(chǔ)容量更大的磁盤(pán)存儲(chǔ)器和光盤(pán)存儲(chǔ)器稱為外存，內(nèi)存和外存共同用來(lái)保存二進(jìn)制數(shù)據(jù)。運(yùn)算器和控制器合在一起稱為中央處理器，簡(jiǎn)稱CPU，它用來(lái)控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算。適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁，它的作用相當(dāng)于一個(gè)轉(zhuǎn)換器

3、，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)地工作。9 計(jì)算機(jī)的系統(tǒng)軟件包括系統(tǒng)程序和應(yīng)用程序。系統(tǒng)程序用來(lái)簡(jiǎn)化程序設(shè)計(jì)，簡(jiǎn)化使用方法，提高計(jì)算機(jī)的使用效率，發(fā)揮和擴(kuò)大計(jì)算機(jī)的功能用用途；應(yīng)用程序是用戶利用計(jì)算機(jī)來(lái)解決某些問(wèn)題而編制的程序。10 在早期的計(jì)算機(jī)中，人們是直接用機(jī)器語(yǔ)言來(lái)編寫(xiě)程序的，這種程序稱為手編程序或目的程序；后來(lái)，為了編寫(xiě)程序方便和提高使用效率，人們使用匯編語(yǔ)言來(lái)編寫(xiě)程序，稱為匯編程序；為了進(jìn)一步實(shí)現(xiàn)程序自動(dòng)化和便于程序交流，使不熟悉具體計(jì)算機(jī)的人也能很方便地使用計(jì)算機(jī)，人們又創(chuàng)造了算法語(yǔ)言，用算法語(yǔ)言編寫(xiě)的程序稱為源程序，源程序通過(guò)編譯系統(tǒng)產(chǎn)生編譯程序，也可通過(guò)解釋系統(tǒng)進(jìn)行解釋執(zhí)行；隨著計(jì)

4、算機(jī)技術(shù)的日益發(fā)展，人們又創(chuàng)造出操作系統(tǒng)；隨著計(jì)算機(jī)在信息處理、情報(bào)檢索及各種管理系統(tǒng)中應(yīng)用的發(fā)展，要求大量處理某些數(shù)據(jù)，建立和檢索大量的表格，于是產(chǎn)生了數(shù)據(jù)庫(kù)管理系統(tǒng)。11 從第一至五級(jí)分別為微程序設(shè)計(jì)級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)。采用這種用一系列的級(jí)來(lái)組成計(jì)算機(jī)的概念和技術(shù)，對(duì)了解計(jì)算機(jī)如何組成提供了一種好的結(jié)構(gòu)和體制。而且用這種分級(jí)的觀點(diǎn)來(lái)設(shè)計(jì)計(jì)算機(jī)，對(duì)保證產(chǎn)生一個(gè)良好的系統(tǒng)結(jié)構(gòu)也是很有幫助的。12 因?yàn)槿魏尾僮骺梢杂绍浖?lái)實(shí)現(xiàn)，也可以由硬件來(lái)實(shí)現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來(lái)完成。實(shí)現(xiàn)這種轉(zhuǎn)化的媒介是軟件與硬件的邏輯等價(jià)性。13 （ 略 ）第二章1

5、（1）（2） （3）-127 -127 = -7F = -1111111 -127原 = 11111111 -127補(bǔ) = 10000001 -127反 = 10000000 -127移 = 00000001（4）-1原 = 1000 0000 -1補(bǔ) = 1000 0000 -1反 = 1111 1111 -1移 = 0000 0000 （5）-1 = -00000001 -1原 = 1000 0001 -1補(bǔ) = 1111 1111 -1反 = 1111 1110-1移 = 0111 11112x補(bǔ) = a0. a1a2a6解法一、（1） 若a0 = 0, 則x 0, 也滿足x -0.5此

6、時(shí)a1a6可任意（2） 若a0 = 1, 則x -0.5, 需a1 = 1即a0 = 1, a1 = 1, a2a6有一個(gè)不為0解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000（1） 若x = 0, 則a0 = 0, a1a6任意即可x補(bǔ) = x = a0. a1a2a6（2） 若x -0.5只需-x 0x補(bǔ) = -x, 0.5補(bǔ) = 01000000即-x補(bǔ) ARM-DRDR-IRR2-ARR1-DRDR-M3. LDA (R3), R0R30, G, ARiR/=RDR0, G, R0iPC-ARM-DRDR-IRR3-ARM-DRDR-R0 4. 5

7、.節(jié)拍脈沖T1，T2，T3的寬度實(shí)際上等于時(shí)鐘脈沖的周期或是它的倍數(shù)。此處T1 = T2 = 200ns, T3 = 400ns，所以主脈沖源的頻率應(yīng)為。 為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫(huà)出了題目要求的邏輯電路圖與時(shí)序信號(hào)關(guān)系圖。根據(jù)時(shí)序信號(hào)關(guān)系，T1，T2，T3三個(gè)節(jié)拍脈沖的邏輯表達(dá)式如下： T1用與門(mén)實(shí)現(xiàn)，T2和T3則用C2的端和C1的Q端加非門(mén)實(shí)現(xiàn)，其目的在于保持信號(hào)輸出時(shí)延時(shí)間的一致性并與環(huán)形脈沖發(fā)生器隔離。 6. 7. M = G S3 = H+D+F S2 = A+B+H+D+E+F+G S1 = A+B+F+G C = H+D+Ey+Fy+G8.

8、 經(jīng)分析，（d, i, j）和（e, f, h）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a, b, c, g四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下： 9. P1 = 1，按IR6、IR5轉(zhuǎn)移 P2 = 1，按進(jìn)位C轉(zhuǎn)移10. (1)將C，D兩個(gè)暫存器直接接到ALU的A，B兩個(gè)輸入端上。與此同時(shí)，除C，D外，其余7個(gè)寄存器都雙向接到單總線上。 (2) 11. (1)假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件，故該字段為4位。下地址字段為9位，因?yàn)榭卮嫒萘繛?12單元。微命令字段則是（48-4-9）=35位。 (2)對(duì)應(yīng)上述微指令格

9、式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對(duì)應(yīng)下地址字，P字段即為判別測(cè)試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1），其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。就是說(shuō)，此處微指令的后繼地址采用斷定方式。 12. (1)流水線的操作周期應(yīng)按各步操作的最大時(shí)間來(lái)考慮，即流水線時(shí)鐘周期性 (2)遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個(gè)時(shí)鐘周期。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓

10、。13. (1) (2) (3)14. 如上兩圖所示，執(zhí)行相同的指令，在8個(gè)單位時(shí)間內(nèi)，流水計(jì)算機(jī)完成5條指令，而非流水計(jì)算機(jī)只完成2條，顯然，流水計(jì)算機(jī)比非流水計(jì)算機(jī)有更高的吞吐量。15. 證：設(shè)n條指令，K級(jí)流水，每次流水時(shí)間則用流水實(shí)現(xiàn) Tp = K+(n-1) 非流水實(shí)現(xiàn) Ts = Knn-時(shí)， n=1時(shí)， ， 則可見(jiàn)n1時(shí)TsTp，故流水線有更高吞吐量16.(1)寫(xiě)后讀 RAW (2)讀后寫(xiě) WAR (3)寫(xiě)后寫(xiě) WAW17.(1) (2) 第六章1. 單總線結(jié)構(gòu)：它是一組總線連接整個(gè)計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過(guò)這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點(diǎn)是

11、允許I/O設(shè)備之間或I/O設(shè)備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權(quán)，不需要CPU干預(yù)信息的交換。所以總線資源是由各大功能部件分時(shí)共享的。單總線的缺點(diǎn)是由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負(fù)載很重，可能使其吞量達(dá)到飽和甚至不能勝任的程度。故多為小型機(jī)和微型機(jī)采用。 雙總線結(jié)構(gòu)：它有兩條總線，一條是內(nèi)存總線，用于CPU、內(nèi)存和通道之間進(jìn)行數(shù)據(jù)傳送；另一條是I/O總線，用于多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送。其結(jié)構(gòu)如圖所示。雙總線結(jié)構(gòu)中，通道是計(jì)算機(jī)系統(tǒng)中的一個(gè)獨(dú)立部件，使CPU的效率大為提高，并可以實(shí)現(xiàn)形式多樣而更為復(fù)雜的數(shù)據(jù)傳送。雙總線的優(yōu)點(diǎn)是以增加通道這一設(shè)備為代價(jià)的，通

12、道實(shí)際上是一臺(tái)具有特殊功能的處理器，所以雙總線通常在大、中型計(jì)算機(jī)中采用。 三總線結(jié)構(gòu)：即在計(jì)算機(jī)系統(tǒng)各部件之間采用三條各自獨(dú)立的總線來(lái)構(gòu)成信息通路。這三條總線是：內(nèi)存總線，輸入/輸出（I/O）總線和直接內(nèi)存訪問(wèn)（DMA）總線，如圖所示。內(nèi)存總線用于CPU和內(nèi)存之間傳送地址、數(shù)據(jù)的控制信息；I/O總線供CPU和各類外設(shè)之間通訊用；DMA總線使內(nèi)存和高速外設(shè)之間直接傳送數(shù)據(jù)。一般來(lái)說(shuō)，在三總線系統(tǒng)中，任一時(shí)刻只使用一種總線；但若使用多入口存儲(chǔ)器，內(nèi)存總線可與DMA總線同時(shí)工作，此時(shí)三總線系統(tǒng)可以比單總線系統(tǒng)運(yùn)行得更快。但是三總線系統(tǒng)中，設(shè)備到不能直接進(jìn)行信息傳送，而必須經(jīng)過(guò)CPU或內(nèi)存間接傳送，

13、所以三總線系統(tǒng)總線的工作效率較低。 2. (1)簡(jiǎn)化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線是由總線接口代替了專門(mén)的I/O接口，由總線規(guī)范給出了傳輸線和信號(hào)的規(guī)定，并對(duì)存儲(chǔ)器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作CPU插件、存儲(chǔ)器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。 (2)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系統(tǒng)擴(kuò)充性好。一是規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒(méi)有嚴(yán)格的限制

14、。這就使系統(tǒng)擴(kuò)充既簡(jiǎn)單又快速可靠，而且也便于查錯(cuò)。 (4)系統(tǒng)更新性能好。因?yàn)镃PU、存儲(chǔ)器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設(shè)計(jì)恰當(dāng)，可以隨時(shí)隨著處理器芯片以及其他有關(guān)芯片的進(jìn)展設(shè)計(jì)新的插件，新的插件插到底板上對(duì)系統(tǒng)進(jìn)行更新，而這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改。3. “A”的ASCII碼為41H = 01000001B，1的個(gè)數(shù)為偶數(shù)，故校驗(yàn)位為0；“8”的ASCII碼為38H = 00111000B，1的個(gè)數(shù)為奇數(shù)，故校驗(yàn)位為1。 4.5. 6. 7. 8.C9.B、A、C10.A11.D12.A13.14.D、C、A、B15.B、A、E、

15、D、C16.C、A、B、D、E17. PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。18. 分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送

16、到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。 19.總線的一次信息傳送過(guò)程，大致可分為：請(qǐng)求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 20. 70*8 = 560MHz/s第七章1D2C、D、C、A3(1)32*12*2 = 768字節(jié) (2)3000*12*16 = 576000位 = 72000字節(jié) (3) (4)50*(11+1)*(32+6)*(16+4)*(12+4) = 7.3MHz4(1)80*25*1 = 2000

17、B80*25*60 = 1.2*105字符/s帶寬1.2*105字符/s (2)60*(7+1)*(80+34)*(7+1)*(25+7) = 14MHz點(diǎn)計(jì)數(shù)器: 8字計(jì)數(shù)器: 114行計(jì)數(shù)器: 8排計(jì)數(shù)器: 32 (3)562*40*9*512 = 360KB7設(shè)讀寫(xiě)一塊信息所需總時(shí)間為tB，平均找道時(shí)間為ts，平均等待時(shí)間為tl，讀寫(xiě)一塊信息的傳輸時(shí)間為tm，則 tB = ts+tl+tm 假設(shè)磁盤(pán)以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率 = rN個(gè)字/秒。 又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫(xiě)頭定位在該塊始端，就能在秒的時(shí)間中傳輸完畢。 tl是磁盤(pán)旋轉(zhuǎn)半周的時(shí)間，tl =

18、（1/2r）秒。由此可得： 8(1)275*12288*4 = 12.89MB (2) (3) (4) (5)此地址格式表示有4臺(tái)磁盤(pán)，每臺(tái)有4個(gè)記錄面，每個(gè)記錄面最多可容納512個(gè)磁道，每道有16個(gè)扇區(qū)。910360轉(zhuǎn)/分 = 60轉(zhuǎn)/秒 = 60道/秒60道/秒*15扇區(qū)/道*512B/扇區(qū) = 450KB/秒寫(xiě)入4096B需時(shí)：由于找道時(shí)間為1040ms，故平均找道時(shí)間為25ms，最大找道時(shí)間為40ms所以平均需時(shí)：25ms+8.9ms = 33.9ms最長(zhǎng)需時(shí)：40ms+8.9ms = 48.9ms11(1)(2)傳送一個(gè)數(shù)據(jù)塊所需時(shí)間為 一個(gè)數(shù)據(jù)塊占用長(zhǎng)度為 每塊間隙L = 0.01

19、4m，數(shù)據(jù)塊總數(shù)為 故磁帶存儲(chǔ)器有效存儲(chǔ)容量為 19867塊*1K字節(jié) = 19867K字節(jié)12 13(1)磁盤(pán)內(nèi)徑為：9英寸-5英寸 = 4英寸內(nèi)層磁道周長(zhǎng)為每道信息量 = 1000位/英寸*31.4英寸 = 3.14*104位磁盤(pán)有100道/英寸*5英寸 = 500道盤(pán)片組總?cè)萘浚?0*500*3.14*104 = 3.14*108位 = 314兆位(2)每轉(zhuǎn)即每道含有信息量3.14*104位，即3.925*103B 14(1)(30*10-3+10*10-3+3000/500*10-3)*2+4*10-3*1000 = 96s (2) (30*10-3+5*10-3+3000/1000*10-3)*2+4*10-3*1000 =80s15