數(shù)字電子技術(shù)實(shí)驗(yàn)

1、平頂山學(xué)院教案2012 2013 學(xué)年 第 1 學(xué)期 承擔(dān)系部 電氣信息工程學(xué)院 課程名稱 數(shù)字電子技術(shù)實(shí)驗(yàn) 授課對(duì)象 11電氣、電子、測(cè)控 授課教師 張曉朋 職 稱 講師 教材版本電工電子實(shí)驗(yàn)與計(jì)算機(jī)仿真教程參 考 書(shū) 2012年 9 月 3 日數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)一 集成邏輯門(mén)電路的參數(shù)測(cè)試實(shí)驗(yàn)?zāi)康?、掌握TTL型和CMOS型集成與非門(mén)主要參數(shù)的測(cè)試方法。2、熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)、基本功能和使用方法。儀器設(shè)備1、+5V直流電源；2、邏輯電平開(kāi)關(guān)；3、邏輯電平顯示器；4、直流數(shù)字電壓表；5、直流毫安表；6、74LS20、1K、10K電位器，200電阻器(0.5W)；CC4011實(shí)驗(yàn)

2、原理1、本實(shí)驗(yàn)采用四輸入雙與非門(mén)74LS20，即在一塊集成塊內(nèi)含有兩個(gè)互相獨(dú)立的與非門(mén)，每個(gè)與非門(mén)有四個(gè)輸入端。其邏輯框圖、符號(hào)及引腳排列如圖1-1(a)、(b)、(c)所示。圖1-1 74LS20邏輯框圖、邏輯符號(hào)及引腳排列2、TTL與非門(mén)的主要參數(shù)(1)低電平輸出電源電流ICCL和高電平輸出電源電流ICCH它們的大小標(biāo)志著器件靜態(tài)功耗的大小。器件的最大功耗為PCCL=UCC·ICCL。ICCL和ICCH測(cè)試電路如圖1-2(a)、(b)所示。(2)低電平輸入電流IiL和高電平輸入電流IiH。在多級(jí)門(mén)電路中，IiL相當(dāng)于前級(jí)門(mén)輸出低電平時(shí)，后級(jí)向前級(jí)門(mén)灌入的電流，因此它關(guān)系到前級(jí)門(mén)的

3、灌電流負(fù)載能力，即直接影響前級(jí)門(mén)電路帶負(fù)載的個(gè)數(shù)。 在多級(jí)門(mén)電路中，IiH相當(dāng)于前級(jí)門(mén)輸出高電平時(shí)，前級(jí)門(mén)的拉電流負(fù)載，其大小關(guān)系到前級(jí)門(mén)的拉電流負(fù)載能力。由于IiH較小，難以測(cè)量，一般免于測(cè)試。IiL與IiH的測(cè)試電路如圖1-2(c)、(d)所示。圖1-2 TTL與非門(mén)靜態(tài)參數(shù)測(cè)試電路圖(3)扇出系數(shù)N0扇出系數(shù)N0是指門(mén)電路能驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)，它是衡量門(mén)電路負(fù)載能力的一個(gè)參數(shù)，門(mén)電路有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)N0L和高電平扇出系數(shù)N0H。通常IiHIiL，則N0HN0L，故常以N0L作為門(mén)的扇出系數(shù)。N0L的測(cè)試電路如圖1-3所示，

4、調(diào)節(jié)RL使U0L= 0.4V，此時(shí)的I0L就是允許灌入的最大負(fù)載電流，即，通常N0L8(4)電壓傳輸特性門(mén)的輸出電壓u0隨輸入電壓ui而變化的曲線u0=f(ui)稱為門(mén)的電壓傳輸特性。測(cè)試電路如圖1- 4所示，調(diào)節(jié)RW，逐點(diǎn)測(cè)得Ui及U0，然后繪成曲線。 圖1-3 扇出系數(shù)測(cè)試電路 圖1-4 傳輸特性測(cè)試電路(5)平均傳輸延遲時(shí)間tpdtpd是衡量門(mén)電路開(kāi)關(guān)速度的參數(shù)，它是指輸出波形邊沿的0.5Um至輸入波形對(duì)應(yīng)邊沿0.5Um點(diǎn)的時(shí)間間隔，如圖1-5所示。(a)傳輸延遲特性 (b)tpd的測(cè)試電路圖1-5 傳輸延遲特性圖1-5(a)中的tpdL為導(dǎo)通延遲時(shí)間，tpdH為截止延遲時(shí)間，平均傳輸延

5、遲時(shí)間為 (1-2)tpd的測(cè)試電路如圖1-5(b)所示，由于TTL門(mén)電路的延遲時(shí)間較小，直接測(cè)量時(shí)對(duì)信號(hào)發(fā)生器和示波器的性能要求較高，故實(shí)驗(yàn)采用測(cè)量由奇數(shù)個(gè)與非門(mén)組成的環(huán)形振蕩器的振蕩周期T來(lái)求得。其工作原理是：假設(shè)電路在接通電源后某一瞬間，電路中的A點(diǎn)為邏輯“1”，通過(guò)三級(jí)門(mén)的延遲后，使A點(diǎn)由原來(lái)的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過(guò)三級(jí)門(mén)的延遲后，A點(diǎn)電平又重新回到邏輯“1”。電路中其它各點(diǎn)電平也跟隨變化。說(shuō)明使A點(diǎn)發(fā)生一個(gè)周期的振蕩，必須經(jīng)過(guò)6級(jí)門(mén)的延遲時(shí)間。因此平均傳輸延遲時(shí)間為 (1-3)TTL電路的tpd一般在10ns40ns之間。3、CMOS與非門(mén)的主要參數(shù)CMOS與非門(mén)主要參數(shù)的

6、定義及測(cè)試方法與TTL電路相仿，從略。實(shí)驗(yàn)過(guò)程1、74LS20主要參數(shù)的測(cè)試(1)分別按圖1-2、1-3、1-5(b)接線并進(jìn)行測(cè)試,將測(cè)試結(jié)果記入表1-1中。(2)按圖1-4接線，調(diào)節(jié)電位器RW，使ui從0V向高電平變化，逐點(diǎn)測(cè)量ui和uo的對(duì)應(yīng)值，記入表1-2中。2、CMOS與非門(mén)CC4011參數(shù)測(cè)試(方法與TTL門(mén)電路相同)(1)測(cè)試CC4011一個(gè)門(mén)的ICCL、ICCH、IiL、IiH。(2)測(cè)試CC4011一個(gè)門(mén)的傳輸特性(一個(gè)輸入端作信號(hào)輸入，另一個(gè)輸入端接邏輯高電平)。(3)將CC4011的三個(gè)門(mén)串接成環(huán)形振蕩器，用示波器觀測(cè)輸入、輸出波形，并計(jì)算出tpd值。原始紀(jì)錄表1-1IC

7、CL(mA)ICCH(mA)IiL(mA)I0L(mA)N0=IOL/IiLTpd=T/6(ns)表1-2Ui(V)00.20.40.60.81.01.21.41.61.82.02.53.0Uo(v)Ui(V)3.54.04.55.0Uo(v)數(shù)據(jù)處理 1、計(jì)算N0及Tpd。2、畫(huà)出實(shí)測(cè)的電壓傳輸特性曲線。結(jié)果分析1、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。問(wèn)題討論1、TTL門(mén)電路和CMOS門(mén)電路閑置輸入端的處理方法。實(shí)驗(yàn)二 集成邏輯門(mén)電路功能測(cè)試實(shí)驗(yàn)?zāi)康?、熟悉數(shù)字電路實(shí)驗(yàn)箱中各種裝置的使用方法。2、掌握TTL型和CMOS型集成門(mén)電路的邏輯功能的測(cè)試方法。儀器設(shè)備1、+5V直流電源；2、邏輯電平開(kāi)關(guān)

8、；3、邏輯電平顯示器；4、74LS00 74LS02 74LS04 74LS54 CC4011 CC4001。實(shí)驗(yàn)原理1、集成邏輯門(mén)電路本實(shí)驗(yàn)中所用集成門(mén)電路有與非門(mén)(集成塊型號(hào)為74LS00，內(nèi)含4個(gè)二輸入端與非門(mén))、或非門(mén)(集成塊型號(hào)為74LS02，內(nèi)含4個(gè)二輸入端或非門(mén))、非門(mén)(集成塊型號(hào)為74LS04，內(nèi)含6個(gè)非門(mén))、與或非門(mén)(集成塊型號(hào)為74LS54，內(nèi)含1個(gè)十輸入端的與或非門(mén))。(a)與非門(mén) (b)或非門(mén) (c)非門(mén) (d)與或非門(mén)圖2-1 邏輯功能符號(hào)圖2、門(mén)電路的邏輯函數(shù)式：與非門(mén)：Y=(二輸入端)或非門(mén)：Y=(二輸入端)非門(mén)：Y=與或非門(mén)：Y=(四輸入端)AB異或門(mén)：同或門(mén)：

9、實(shí)驗(yàn)過(guò)程1、 測(cè)試與非門(mén)邏輯功能 選用型號(hào)為74LS00的集成塊，A、B接電平開(kāi)關(guān)，Y接電平顯示器，數(shù)據(jù)填入表2-1。2、測(cè)試或非門(mén)邏輯功能選用型號(hào)為74LS02的集成塊，A、B接電平開(kāi)關(guān)，Y接電平顯示器，數(shù)據(jù)填入表2-2。3、測(cè)試非門(mén)(反相器)功能選用型號(hào)為74LS04的集成塊，A接電平開(kāi)關(guān)，Y接電平顯示器，數(shù)據(jù)填入表2-3。4、與或非門(mén)功能測(cè)試選用型號(hào)為74LS54的集成塊，該集成塊為四路2-3-3-3輸入與或非門(mén)，如圖2-2所示，A、B、I、J接電平開(kāi)關(guān)，Y接電平顯示器，C、D、E、F、G、H接地，數(shù)據(jù)填入表2-4。 圖2-2 74LS54邏輯運(yùn)算5、異或門(mén)功能測(cè)試選用型號(hào)為74LS00

10、和74LS04的集成塊，按圖2-3接線，數(shù)據(jù)填入表2-5。圖2-3 異或邏輯運(yùn)算6、同或門(mén)功能測(cè)試選用型號(hào)為74LS00和74LS04的集成塊，按圖2-4接線，數(shù)據(jù)填入表2-6。圖2-4 同或邏輯運(yùn)算原始紀(jì)錄表2-1輸入端輸出端ABLED狀態(tài)Y00011011表2-2輸入端輸出端ABLED狀態(tài)Y00011011表2-3輸入端輸出端ALED狀態(tài)Y01表2-4輸入端輸出端34591011121213LED狀態(tài)Y010100111001100010110001000010表2-5輸入端輸出端ABLED狀態(tài)Y00011011表2-6輸入端輸出端ABLED狀態(tài)Y00011011數(shù)據(jù)處理1、根據(jù)幾種集成門(mén)

11、電路的相關(guān)測(cè)試結(jié)果，分析其邏輯功能。結(jié)果分析1、整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果。問(wèn)題討論1、查閱附錄部分關(guān)于TTL、CMOS型電路互連的注意事項(xiàng)。實(shí)驗(yàn)三 組合邏輯電路的分析與設(shè)計(jì)實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的分析方法。2、掌握組合邏輯電路的設(shè)計(jì)與測(cè)試方法。儀器設(shè)備1、+5V直流電源；2、邏輯電平開(kāi)關(guān)；3、邏輯電平顯示器；4、CC4011×2 (74LS00) CC4012×3 (74LS20) CC4030 (74LS86) CC4081(74LS08) 74LS54×2 (CC4085) CC4001 (74LS02)實(shí)驗(yàn)原理1、一位全加器全加器的邏輯圖及符號(hào)見(jiàn)圖3

12、-1，該電路接時(shí)選用74LS54、74LS86、74LS00集成塊。圖3-1其邏輯表達(dá)式為： Sn=AnBnCn-1Cn=(AnBn)Cn-1+AnBn2、四位全加器本實(shí)驗(yàn)中所使用的四位全加器型號(hào)為74LS283、其外引線排列圖見(jiàn)附錄部分。74LS283是一個(gè)內(nèi)部超前進(jìn)位的高速四位二進(jìn)制串行進(jìn)位全加器。它能接收兩個(gè)四位二進(jìn)制數(shù)(A4A3A2A1、B4B3B2B1)和更低位的進(jìn)位輸入(C0)，對(duì)每一位產(chǎn)生二進(jìn)制和(4321)輸出，并產(chǎn)生從最高有效位(第4位)產(chǎn)生的進(jìn)位輸出(C4)。74LS83的內(nèi)部結(jié)構(gòu)邏輯圖如圖3-2。3、一位數(shù)碼比較器該電路可以用來(lái)比較兩個(gè)一位二進(jìn)制數(shù)的大小，電路如圖3-3，

13、選用74LS00、74LS02集成塊。圖3-2 74LS283的內(nèi)部結(jié)構(gòu)邏輯圖圖3-34、四位原碼/反碼轉(zhuǎn)換器圖3-4 四位原碼/反碼轉(zhuǎn)換器5、組合邏輯電路設(shè)計(jì)(1)組合邏輯電路設(shè)計(jì)基本流程：設(shè)計(jì)要求真值表邏輯表達(dá)式(或卡諾圖)簡(jiǎn)化邏輯表達(dá)式邏輯圖實(shí)驗(yàn)驗(yàn)證。(2)組合邏輯電路設(shè)計(jì)舉例用“與非”門(mén)設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才為“1”。設(shè)計(jì)步驟：根據(jù)題意列出真值表如表3-1所示，再填入卡諾圖表3-2中。由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式：Z = ABC+BCD+ACD+ABD _ = ···根據(jù)邏輯表達(dá)式畫(huà)出用“與非門(mén)”

14、構(gòu)成邏輯電路如圖3-5所示。表3-1A0000000011111111B0000111100001111C0011001100110011D0101010101010101Z0000000100010111用實(shí)驗(yàn)驗(yàn)證邏輯功能。在實(shí)驗(yàn)裝置適當(dāng)位置選定兩個(gè)14P插座，按照集成塊定位標(biāo)記插好集成塊74LS20。按圖3-5接線，輸入端A、B、C、D接至邏輯開(kāi)關(guān)，輸出端Z接邏輯電平顯示器，按真值表(自擬)要求，驗(yàn)證邏輯功能，并與表3-1進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。表3-2 DABC000111100001111111101圖3-5 表決電路邏輯圖 實(shí)驗(yàn)過(guò)程1、測(cè)試一位全加器的邏輯功能，電

15、路如圖3-1，數(shù)據(jù)填入表3-3。2、測(cè)試四位全加器的邏輯功能，連接電路時(shí)A4、A3、A2、A1與B4、B3、B2、B1這兩組二進(jìn)制數(shù)及輸入C0接至邏輯電平開(kāi)關(guān)，輸出4、3、2、1以及最高位輸出C4分別接電平顯示器。數(shù)據(jù)填入表3-4。3、測(cè)試一位數(shù)碼比較器的功能電路見(jiàn)圖3-3，A、B接至邏輯電平開(kāi)關(guān)，A=B、AB、AB接電平顯示器。數(shù)據(jù)填入表3-5。4、測(cè)試四位原碼/反碼轉(zhuǎn)換器的邏輯功能改變輸入A、B、C、D的狀態(tài)，驗(yàn)證M=0（原碼）和M=1（反碼）時(shí)的實(shí)驗(yàn)結(jié)果，數(shù)據(jù)填入表3-6。5、參看實(shí)驗(yàn)原理中相關(guān)步驟，用與非門(mén)74LS00和74LS20設(shè)計(jì)一個(gè)三輸入表決電路，驗(yàn)證其邏輯功能，相關(guān)數(shù)據(jù)填入表

16、3-7。原始紀(jì)錄表3-3ABCn-1YCn000010100110001011101111表3-4低位來(lái)的進(jìn)位被加數(shù)加數(shù)和向高位的進(jìn)位C0A4A3A2A1B4B3B2B14321C400001111表3-5輸 入輸 出ABA=BA<BA>B00011011表3-6輸 入輸 入M=0M=1ABCDQAQBQCQDQAQBQCQD00000001001101111111表3-7ABCY000001010011100101110111數(shù)據(jù)處理1、根據(jù)幾種組合邏輯電路的相關(guān)測(cè)試結(jié)果，分析其邏輯功能。結(jié)果分析1、整理實(shí)驗(yàn)數(shù)據(jù)，并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析討論。2、說(shuō)明實(shí)驗(yàn)過(guò)程中出現(xiàn)的問(wèn)題及解決方法。

17、問(wèn)題討論1、組合邏輯電路的分析及設(shè)計(jì)有哪些步驟？2、如何用最簡(jiǎn)單的方法驗(yàn)證“與或非”門(mén)的邏輯功能是否完好？3、“與或非”門(mén)中，當(dāng)某一輸入端子或幾個(gè)端子不用時(shí)，應(yīng)作如何處理？實(shí)驗(yàn)四 譯碼器及其應(yīng)用實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成譯碼器的邏輯功能和使用方法。2、熟悉數(shù)碼管的使用，了解七段數(shù)碼顯示電路的工作原理。儀器設(shè)備1、+5V直流電源；2、邏輯電平開(kāi)關(guān)；3、邏輯電平顯示器；4、譯碼顯示器；5、74LS138×2 CC4511實(shí)驗(yàn)原理譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器可分為通用譯碼器和顯示譯碼器

18、兩大類。前者又分為變量譯碼器和代碼變換譯碼器。1、變量譯碼器(又稱二進(jìn)制譯碼器)用以表示輸入變量的狀態(tài)，如2-4譯碼器、3-8譯碼器和4-16譯碼器。以3-8譯碼器74LS138為例進(jìn)行分析，圖4-1為其邏輯圖及引腳排列。其中A2、A1、A0為地址輸入端，07為譯碼輸出端，S1、S2、S3為使能端。當(dāng)S1=1，2+3=0時(shí)，器件處于正常譯碼狀態(tài)，地址碼所指定的輸出端有信號(hào)(為0)輸出，其它所有輸出端均無(wú)信號(hào)(全為1)輸出。當(dāng)S1=0，2+3=X時(shí)，或S1=X，2+3=1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。圖4-1 3-8譯碼器74LS138邏輯圖及引腳排列表4-1為74LS138的功能表。表4

19、-1輸 入輸 出S12+3A2A1A001234567100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100XXXX11111111X1XXX11111111二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器(又稱多路分配器)，如圖4-2所示。若在S1輸入端輸入數(shù)據(jù)信息，2=3=0，地址碼所對(duì)應(yīng)的輸出的S1數(shù)據(jù)信息的反碼；若從2端輸入數(shù)據(jù)信息，令S1=1、3=0，地址碼所對(duì)應(yīng)的輸出

20、就是2端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖4-3所示，實(shí)現(xiàn)的邏輯函數(shù)是： Z = +B+A+ABC圖4-2 作數(shù)據(jù)分配器 圖4-3 實(shí)現(xiàn)邏輯函數(shù)利用使能端能方便地將兩個(gè)3-8譯碼器組合成一個(gè)4-16譯碼器，如圖4-4所示。圖4-4 用兩片74LS138組合成4-16譯碼器2、數(shù)碼顯示譯碼器(1)七段發(fā)光二極管(LED)數(shù)碼管LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖4-5(a)、(b)為共陰極數(shù)碼管和共陽(yáng)極數(shù)碼管的電路，(c)為兩種不同出線形式的引出腳功能圖。一個(gè)LED數(shù)碼管可用來(lái)顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。LE

21、D數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門(mén)的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當(dāng)?shù)尿?qū)動(dòng)能力。圖4-5 LED數(shù)碼管(2)BCD碼七段譯碼驅(qū)動(dòng)器此類譯碼器型號(hào)有74LS47(共陽(yáng))、74LS48(共陰)、CC4511(共陰)等，本實(shí)驗(yàn)采用CC4511BCD碼鎖存/七段譯碼/驅(qū)動(dòng)器，來(lái)驅(qū)動(dòng)共陰極LED數(shù)碼管。圖4-6為CC4511的引腳排列。圖4-6 CC4511引腳排列其中：A、B、C、D-BCD碼輸入端；a、b、c、d、e、f、g-譯碼輸出端，輸出“1”有效，用來(lái)驅(qū)動(dòng)共陰極LED數(shù)碼管；-測(cè)試輸入端，=“0”時(shí)，譯碼輸出全為“1”；-消隱輸入端，=“0”時(shí)，譯碼輸出全為

22、“0”；LE-鎖定端，LE=“1“時(shí)譯碼器處于鎖定(保持)狀態(tài)，譯碼輸出保持在LE=0時(shí)的數(shù)值，LE=0為正常譯碼。表4-2為CC4511功能表。CC4511內(nèi)接有上拉電阻，故只需在輸出端與數(shù)碼管筆段之間串入限流電阻即可工作(見(jiàn)圖4-7)。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過(guò)1001時(shí)，輸入全為“0”，數(shù)碼管熄滅。表4-2輸 入輸 出LEDCBAabcdefg顯示字形××0××××11111118×01××××0000000消隱011000011111100011000101100001

23、01100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隱01110110000000消隱01111000000000消隱01111010000000消隱01111100000000消隱01111110000000消隱111××××鎖 存鎖存在本數(shù)字電路實(shí)驗(yàn)裝置上已完成了譯碼器CC4511和數(shù)碼管BS202之間的連接。實(shí)驗(yàn)時(shí)，只要接通+5V電源

24、和將十進(jìn)制數(shù)的BCD碼接至譯碼器的相應(yīng)輸入端A、B、C、D即可顯示09的數(shù)字。四位數(shù)碼管可接受四組BCD碼輸入。CC4511與LED數(shù)碼管的連接如圖4-7所示。圖4-7 CC4511驅(qū)動(dòng)一位LED數(shù)碼管實(shí)驗(yàn)過(guò)程 1、74LS138譯碼器邏輯功能測(cè)試將譯碼器使能端S1、2、3及地址端A2、A1、A0分別接至邏輯電平開(kāi)關(guān)，八個(gè)輸出端70依次連接在邏輯電平顯示器上，撥動(dòng)邏輯電平開(kāi)關(guān)，按表4-1逐項(xiàng)測(cè)試74LS138的邏輯功能。2、用74LS138構(gòu)成的時(shí)序脈沖分配器參照?qǐng)D4-2，S1接連續(xù)脈沖CP，A2A1A0=000，CP與輸出端Y0接示波器，記錄脈沖CP與輸出端Y0波形之間的相位關(guān)系，記錄數(shù)據(jù)填

25、入表4-3。參圖4-2，S1接+5V，2接連續(xù)脈沖CP，A2A1A0=000，CP與輸出端Y0接示波器，記錄脈沖CP與輸出端Y0波形之間的相位關(guān)系，記錄數(shù)據(jù)填入表4-3。3用74LS138實(shí)現(xiàn)邏輯函數(shù)參照?qǐng)D4-3，A、B、C接邏輯電平開(kāi)關(guān)，Z接電平顯示器，記錄數(shù)據(jù)填入表4-4。4用兩片LS74138組合成個(gè)4線-16線譯碼器參照?qǐng)D4-4，D0、D1、D2、D3接邏輯電平開(kāi)關(guān)，150接電平顯示器，測(cè)試其邏輯功能，記錄數(shù)據(jù)填入表4-5。5用CC4511驅(qū)動(dòng)共陰極LED數(shù)碼管LE、 及D、C、B、A接邏輯電平開(kāi)關(guān)，a、b、c、d、e、f、g接共陰極LED數(shù)碼管的對(duì)應(yīng)端，按表4-2逐項(xiàng)測(cè)試CC4511

26、的邏輯功能。原始紀(jì)錄表4-3脈沖CP與輸出端Y0波形之間的相位關(guān)系表4-4ABCZ000001010011100101110111表4-5輸 入輸 出D3D2D1D00123414150000000100100011010001010110011110001001101010111100110111101111數(shù)據(jù)處理1、根據(jù)相關(guān)測(cè)試結(jié)果，分析各電路的邏輯功能。結(jié)果分析1、整理實(shí)驗(yàn)數(shù)據(jù)，并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析討論。2、說(shuō)明實(shí)驗(yàn)過(guò)程中出現(xiàn)的問(wèn)題及解決方法。問(wèn)題討論1、怎么用譯碼器來(lái)構(gòu)成數(shù)據(jù)分配器？2、 怎么用譯碼器來(lái)實(shí)現(xiàn)邏輯函數(shù)？實(shí)驗(yàn)五 數(shù)據(jù)選擇器及其應(yīng)用實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成數(shù)據(jù)選擇器的邏輯

27、功能及使用方法。2、學(xué)習(xí)用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法。儀器設(shè)備1、+5V直流電源；2、邏輯電平開(kāi)關(guān)；3、邏輯電平顯示器；4、74LS151(或CC4512) 74LS153(或CC4539)實(shí)驗(yàn)原理數(shù)據(jù)選擇器又叫“多路開(kāi)關(guān)”。數(shù)據(jù)選擇器在地址碼(或叫選擇控制)電位的控制下，從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。數(shù)據(jù)選擇器的功能類似一個(gè)多擲開(kāi)關(guān)，如圖5-1所示，圖中有四路數(shù)據(jù)D0D3，通過(guò)選擇控制信號(hào)A1、A0(地址碼)從四路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端Q。數(shù)據(jù)選擇器為目前邏輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，它有2選1、4選1、8選1、16選1等類別。圖5-1 4選1數(shù)據(jù)選擇

28、器示意圖 圖5-2 74LS151引腳排列表5-1輸 入輸 出SA2 A1 A0Q100000000× × ×0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10D0D1D2D3D4D5D6D71012345671、8選1數(shù)據(jù)選擇器74LS15174LS151為互補(bǔ)輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖5-2，功能如表5-1。選擇控制端(地址端)為A2A0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0D7中，選擇1個(gè)需要的數(shù)據(jù)送到輸出端Q，S為使能端，低電平有效。 (1)使能端=1時(shí)，不論A2A0狀態(tài)如何，均無(wú)輸出(Q=0，=1)，多路開(kāi)關(guān)被禁止。

29、(2)使能端=0時(shí)，多路開(kāi)關(guān)正常工作，根據(jù)地址碼A2、A1、A0的狀態(tài)選擇D0D7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Q。如：A2A1A0=000，則選擇D0數(shù)據(jù)到輸出端，即Q= D0。如：A2A1A0=001，則選擇D1數(shù)據(jù)到輸出端，即Q=D1，其余類推。2、雙四選一數(shù)據(jù)選擇器74LS153所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。74LS153的引腳排列如圖5-3，功能如表5-2。 表5-2 輸 入輸 出SA1 A0Q10000× ×0 00 11 01 10D0D1D2D3圖5-3 74LS153引腳功能 1、2為兩個(gè)獨(dú)立的使能端，A1、A0為公用的

30、地址輸入端；1D01D3和2D02D3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個(gè)輸出端。(1)當(dāng)使能端1 (2)=1時(shí)，多路開(kāi)關(guān)被禁止，無(wú)輸出，Q=0.(2)當(dāng)使能端1 (2)=0時(shí)，多路開(kāi)關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0D3送到輸出端Q。如：A1A0=00，則選擇D0數(shù)據(jù)到輸出端，即Q=D0。 A1A0=01，則選擇D1數(shù)據(jù)到輸出端，即Q=D1，其余類推。3、數(shù)據(jù)選擇器的應(yīng)用-實(shí)現(xiàn)邏輯函數(shù)例1：用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)F=A+B(1)列出函數(shù)F的功能表如表5-3示。(2)將A、B加到地址端A1、A0，而A2接地，由表5-3可見(jiàn)，將D1、D

31、2接“1”及D0、D3接地，其余數(shù)據(jù)輸入端D4D7都接地，則8選1數(shù)據(jù)選擇器的輸出Q，便實(shí)現(xiàn)了函數(shù) F=A+B。接線圖如圖5-4所示。表5-3 ABF001101010110圖5-4 8選1數(shù)據(jù)選擇器實(shí)現(xiàn)F=A+B的接線圖顯然，當(dāng)函數(shù)輸入變量數(shù)小于數(shù)據(jù)選擇器的地址端(A)時(shí)，應(yīng)將不用的地址端及不用的數(shù)據(jù)輸入端(D)都接地。例2：用雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)函數(shù)F= BC + AC +AB+ABC函數(shù)F的功能如表5-4所示。表5-4 表5-5輸 入輸出 ABCF00001111001100110101010100010111輸 入輸出中 選數(shù)據(jù)端ABCF000100D0=0010101

32、D1=C100101D2=C110111D3=1函數(shù)F有三個(gè)輸入變量A、B、C，而數(shù)據(jù)選擇器有兩個(gè)地址端A1、A0少于函數(shù)輸入變量個(gè)數(shù)，在設(shè)計(jì)時(shí)可任選A接A1，B接A0。將函數(shù)功能表改畫(huà)成5-5形式，由表5-5不難看出：D0=0， D1=D2=C， D3=1則4選1數(shù)據(jù)選擇器的輸出，便實(shí)現(xiàn)了函數(shù)F= BC + AC +AB+ABC，接線圖如圖5-5所示。當(dāng)函數(shù)輸入變量大于數(shù)據(jù)選擇器地址端數(shù)時(shí)，可能隨著選用函數(shù)輸入變量作地址的方案不同，而使其設(shè)計(jì)結(jié)果不同，需對(duì)幾種方案比較，以獲得最佳方案。圖5-5 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn) 圖5-6 74LS151邏輯功能測(cè)試F= BC + AC +AB+ABC

33、實(shí)驗(yàn)過(guò)程1、測(cè)試數(shù)據(jù)選擇器74LS151的邏輯功能按圖5-6接線，地址端A2、A1、A2，數(shù)據(jù)端D0 D7、使能端接邏輯電平開(kāi)關(guān)，輸出端Q接邏輯電平顯示器，按表5-1逐項(xiàng)測(cè)試74LS151的邏輯功能。2、測(cè)試74LS153的邏輯功能地址端A1、A2，數(shù)據(jù)端D0 D3、使能端接邏輯電平開(kāi)關(guān)，輸出端Q接邏輯電平顯示器，按表5-2逐項(xiàng)測(cè)試74LS152的邏輯功能。3、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)F=A+B參照?qǐng)D5-4，A、B接至邏輯電平開(kāi)關(guān)，F(xiàn)接電平顯示器。按表5-3驗(yàn)證其邏輯功能。4、用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)三輸入多數(shù)表決電路(1)寫(xiě)出設(shè)計(jì)過(guò)程。(2)畫(huà)出接線圖，并在實(shí)驗(yàn)室

34、連接電路進(jìn)行測(cè)試。(3)驗(yàn)證邏輯功能。數(shù)據(jù)填入表5-6。5、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù) F = A+C+B(1)寫(xiě)出設(shè)計(jì)過(guò)程。(2)畫(huà)出接線圖，并在實(shí)驗(yàn)室連接電路進(jìn)行測(cè)試。(3)驗(yàn)證邏輯功能。數(shù)據(jù)填入表5-7。6、用雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)函數(shù)F= BC + AC +AB+ABC參照?qǐng)D5-5，A、B、C接至邏輯電平開(kāi)關(guān)，F(xiàn)接電平顯示器。按表5-4驗(yàn)證其邏輯功能。原始紀(jì)錄表5-6輸 入輸出 ABCF000011110011001101010101表5-7輸 入輸出 ABCF000011110011001101010101數(shù)據(jù)處理1、根據(jù)相關(guān)測(cè)試結(jié)果，分析各電路的邏輯

35、功能。結(jié)果分析1、判斷實(shí)際測(cè)試結(jié)果與設(shè)計(jì)預(yù)期目標(biāo)是否相符。2、總結(jié)實(shí)驗(yàn)收獲、體會(huì)。問(wèn)題討論1、用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的方法。實(shí)驗(yàn)六 觸發(fā)器及其應(yīng)用實(shí)驗(yàn)?zāi)康?、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能。2、掌握集成觸發(fā)器的邏輯功能及使用方法。3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。儀器設(shè)備1、+5V直流電源；2、雙蹤示波器；3、連續(xù)脈沖源；4、單次脈沖源；5、邏輯電平開(kāi)關(guān)；6、邏輯電平顯示器；7、74LS112(或CC4027) 74LS00(或CC4011) 74LS74(或CC4013)。實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)

36、翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1、 本RS觸發(fā)器圖6-1為由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因?yàn)?0(=1)時(shí)觸發(fā)器被置“1”；為置“0”端，因?yàn)?0(=1)時(shí)觸發(fā)器被置“0”，當(dāng)=1時(shí)狀態(tài)保持；=0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生。表6-1為基本RS觸發(fā)器的功能表。表6-1輸入輸出Qn+1n+10110100111Qnn00圖6-1 基本RS觸發(fā)器2、JK觸發(fā)器本實(shí)驗(yàn)采用74LS112(或74LS

37、76)雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)如圖6-2所示。 圖6-2 74LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)JK觸發(fā)器的狀態(tài)方程為Qn+1=Jn+QnJ和K是數(shù)據(jù)輸入端，Q與為兩個(gè)互補(bǔ)輸出端。通常把Q=0、=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=1、=0定為“1”狀態(tài)。下降沿觸發(fā)JK觸發(fā)器的功能如表6-2。表6-2輸 入輸 出DDCPJKQn+1n+101×××1010×××0100×××1100Qnn1110101101011111nQn11××Qnn注

38、：×-任意態(tài) -下降沿脈沖 -上升沿脈沖Qn (n)-現(xiàn)態(tài) Qn+1 (n+1)-次態(tài) -輸出不定態(tài)2、D觸發(fā)器其狀態(tài)方程為Qn+1=Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)。有很多種型號(hào)可供各種需要而選用，如雙D 74LS74、四D 74LS175、六D 74LS175等。圖6-3為雙D 74LS74的引腳排列及邏輯符號(hào)。功能如表6-3。圖6-3 74LS74引腳排列及邏輯符號(hào)表6-3 表6-4輸 入輸 出DDCPDQn+1n+101××1010××0100

39、5;×111101100111×Qnn輸 入輸出DDCPTQn+101××110××0110Qn111n4、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中,每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、K兩端連在一起,并認(rèn)它為T(mén)端,就得到所需的T觸發(fā)器。如圖6-4(a)所示，其狀態(tài)方程為:Qn+1=Tn+Qn (a)T觸發(fā)器 (b)T觸發(fā)器 圖6-4 JK觸發(fā)器轉(zhuǎn)換為T(mén)、T觸發(fā)器T觸發(fā)器的功能如表6-4。由功能表可見(jiàn)，當(dāng)T=0時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T=1時(shí)，時(shí)鐘脈沖作

40、用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置“1”，如圖6-4(b)所示，即得T觸發(fā)器。在T觸發(fā)器的CP端每來(lái)一個(gè)CP脈沖信號(hào)，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。同樣，若將D觸發(fā)器端與D端相連，使轉(zhuǎn)換成T觸發(fā)器。如圖6-5所示。JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖6-6所示。圖6-5 D觸發(fā)器轉(zhuǎn)成T觸發(fā)器 圖6-6 JK觸發(fā)器轉(zhuǎn)成D觸發(fā)器實(shí)驗(yàn)過(guò)程1、測(cè)試基本RS觸發(fā)器的邏輯功能按圖6-1，用兩個(gè)與非門(mén)組成基本RS觸發(fā)器，輸入端、接邏輯電平開(kāi)關(guān)，輸出端Q、接邏輯電平顯示器，按表6-1逐項(xiàng)測(cè)試基本RS觸發(fā)器的邏輯功能。2、測(cè)試雙JK觸發(fā)器74LS112(或4LS76

41、)邏輯功能(1)測(cè)試JK觸發(fā)器的邏輯功能D、D、J、K端接邏輯電平開(kāi)關(guān)，CP端接單次脈沖源，Q、端接至邏輯電平顯示器。按表6-2逐項(xiàng)測(cè)試JK觸發(fā)器的邏輯功能。(2)將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器D、D、T接邏輯電平開(kāi)關(guān)，CP端接單次脈沖源，Q、端接至邏輯電平顯示器。按表6-4逐項(xiàng)測(cè)試T觸發(fā)器的邏輯功能。(3)令(2)中的T觸發(fā)器的T=1，構(gòu)成T觸發(fā)器D、D接邏輯電平開(kāi)關(guān)，CP端接單次脈沖源，Q、端接至邏輯電平顯示器。測(cè)試T觸發(fā)器的邏輯功能，數(shù)據(jù)填入表6-5。3、測(cè)試雙D觸發(fā)器74LS74的邏輯功能(1)D、D、D端接邏輯電平開(kāi)關(guān)，CP端接單次脈沖源，Q、端接至邏輯電平顯示器。按表

42、6-3逐項(xiàng)測(cè)試D觸發(fā)器的邏輯功能。(2)將D觸發(fā)器的端與D端相連接，構(gòu)成T觸發(fā)器。測(cè)試方法同實(shí)驗(yàn)內(nèi)容2中步驟(3)。4、雙相時(shí)鐘脈沖電路用JK觸發(fā)器及與非門(mén)構(gòu)成的雙相時(shí)鐘脈沖電路如圖6-7所示，此電路是用來(lái)將時(shí)鐘脈沖CP轉(zhuǎn)換成兩相時(shí)鐘脈沖CPA及CPB，其頻率相同、相位不同。分析電路工作原理，并按圖6-7接線，令D=D=1，用雙蹤示波器同時(shí)觀察CP、CPA；CP、CPB及CPA、CPB波形，并描繪記錄。數(shù)據(jù)填入表6-6。 圖6-7 雙相時(shí)鐘脈沖電路原始紀(jì)錄表6-5輸 入輸出DDCPQn+101×110×011表6-6脈沖CP、CPA之間的相位關(guān)系脈沖CP、CPB之間的相位關(guān)

43、系脈沖CPA、CPB之間的相位關(guān)系數(shù)據(jù)處理1、根據(jù)相關(guān)測(cè)試結(jié)果，分析各類觸發(fā)器的邏輯功能。結(jié)果分析 1、判斷實(shí)際測(cè)試結(jié)果與預(yù)期目標(biāo)是否相符。2、體會(huì)觸發(fā)器應(yīng)用中應(yīng)注意的問(wèn)題。問(wèn)題討論1、怎樣把JK觸發(fā)器轉(zhuǎn)換為T(mén)和T觸發(fā)器？2、怎樣把D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器？3、利用普通的機(jī)械開(kāi)關(guān)組成的數(shù)據(jù)開(kāi)關(guān)所產(chǎn)生的信號(hào)是否可作為觸發(fā)器的時(shí)鐘脈沖信號(hào)？為什么？是否可以用作觸發(fā)器的其它輸入端的信號(hào)？又是為什么？實(shí)驗(yàn)八 計(jì)數(shù)器及其應(yīng)用實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試方法。2、運(yùn)用集成計(jì)數(shù)器構(gòu)成1/N分頻器。儀器設(shè)備1、+5V直流電源；2、雙蹤示波器；3、連續(xù)脈沖源；4、單次脈沖源；5、邏輯電平開(kāi)關(guān)；6、邏輯電平顯示器；7、譯碼顯示器；8、CC40192×3(74LS192) CC4011(74LS00) CC4012(74LS20)實(shí)驗(yàn)原理計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸