數(shù)字電路系統(tǒng)學(xué)生論文

1、實用數(shù)字電子技術(shù)基礎(chǔ)實驗設(shè)計論文 題 目正弦信號發(fā)生器設(shè)計學(xué) 院電子信息學(xué)院專 業(yè)集成電路設(shè)計與集成系統(tǒng)班 級 學(xué) 號 學(xué)生姓名 指導(dǎo)教師 完成日期 摘 要本實驗運用EDA技術(shù)，采用FPGA為核心器件，對邏輯器件進行編程，QUARTUS II及實驗開發(fā)系統(tǒng)為設(shè)計工具，對產(chǎn)品進行設(shè)計然后下載到FPGA上驗證實現(xiàn)功能。此設(shè)計涉及ROM和DAC的應(yīng)用，這里主要使用DAC0832來完成實驗。系統(tǒng)功能：整個系統(tǒng)理論上可以輸出任意頻率的正弦波形?？紤]到DAC0832的數(shù)據(jù)建立速度是1s，所以CLK的頻率不宜過高。通過示波器可以觀測到DAC0832的輸出波形。關(guān)鍵詞：FPGA、EDA、ROM、DAC、正弦信

2、號發(fā)生器。第 12 頁1 引言1.1本課題的研究背景PLD（可編程邏輯器件）是數(shù)字集成系統(tǒng)邏輯器件，一種數(shù)字集成電路的半成品，在其芯片上按一定排列方式集成了大量的門和觸發(fā)器等基本邏輯元件，使用者可利用某種開發(fā)工具對其進行加工，即按設(shè)計要求將這些片內(nèi)的元件連接起來，使之完成某個邏輯電路或系統(tǒng)的功能，成為一個可在實際電子系統(tǒng)中使用的專用集成電路。PLD的出現(xiàn)使數(shù)字系統(tǒng)的設(shè)計方法發(fā)生了嶄新的變化。傳統(tǒng)的系統(tǒng)設(shè)計方法采用SSI和MSI標準通用器件以對電子電路進行設(shè)計，由于器件的種類、數(shù)量多且連接復(fù)雜，因而造成系統(tǒng)體積大、可靠性差。采用PLD設(shè)計系統(tǒng)后，可利用EDA工具來完成,極大地提高了設(shè)計效率和設(shè)計

3、靈活性。近年來，PLD和EDA技術(shù)相互促進，使得PLD已在計算機硬件、工業(yè)控制、智能儀器、家用電器等領(lǐng)域得到廣泛應(yīng)用，成為電子產(chǎn)品設(shè)計變革的主流器件。目前具有競爭力的電子產(chǎn)品，多數(shù)都采用了PLD，而PLD的設(shè)計與改進必須借助EDA工具，因此掌握PLD和EDA技術(shù)已成為當(dāng)今硬件系統(tǒng)設(shè)計者的重要任務(wù)。當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會，數(shù)字集成電路本身在不斷地進行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路（VLSCI，幾萬門以上）以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)

4、。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路（ASIC）芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASCI芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件（FPLD），其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。大規(guī)?？删幊踢壿嬈骷﨏PDL和FGPA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路，電子設(shè)計工程師利用它可以在辦公室或?qū)嶒炇依镌O(shè)計出所需的專用集成電路，從而大大縮短產(chǎn)品的上市時間，降低了開發(fā)成本。此外，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以象軟件一樣通過編程來修改，這樣就極大

5、的提高了電子系統(tǒng)設(shè)計的靈活性和通用性。由于具備上述兩方面的特點，CPLD和FPAG受到了世界范圍內(nèi)廣大電子設(shè)計工程師們的普遍歡迎，應(yīng)用日益廣泛。目前已有單片可用門數(shù)超過數(shù)百萬門、工作頻率可達500MHZ以上的可編程ASCI芯片問世，由于工藝和結(jié)構(gòu)的不斷改進，可編程ASCI芯片上包含的資源越來越豐富，可實現(xiàn)的功能越來越強，他們已成為當(dāng)今實現(xiàn)電子系統(tǒng)集成化的重要手段。當(dāng)前PLD主要向兩個方向發(fā)展：CPLD和FPGA。而隨著近年來半導(dǎo)體技術(shù)的飛速發(fā)展,現(xiàn)代高密度現(xiàn)場可編程邏輯器件FPGA，其設(shè)計性能及性價比已能夠與掩膜ASIC抗衡，這極大地提高了FPGA在此領(lǐng)域的競爭力?？删幊唐骷圃鞆S家可按照一定

6、的規(guī)格以通用器件大量生產(chǎn)，用戶可按通用器件從市場上選購，然后按自己的要求通過編程實現(xiàn)專用集成電路的功能。因此，對于集成電路制造技術(shù)與世界先進的集成電路制造技術(shù)尚有一定差距的我國，開發(fā)具有自主知識產(chǎn)權(quán)的專用集成電路，已成為相關(guān)專業(yè)人員的重要任務(wù)。按用戶需要，面向特定用途而專門設(shè)計制作的集成電路。大量生產(chǎn)并標準化的通用集成電路一般不能滿足全部用戶的需要，研制新的電子系統(tǒng)常需各種具有特殊功能或特殊技術(shù)指標的集成電路。定制集成電路是解決這個問題的重要途徑之一，是集成電路發(fā)展的一個重要方面。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、

7、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。1. 本課題的主要研究內(nèi)容及意義函數(shù)（波形）信號發(fā)生器。能產(chǎn)生某些特定的周期性時間函數(shù)波形（正弦波、方波、三角波、鋸齒波和脈沖波等）信號，頻率范圍可從幾個微赫到幾十兆赫函數(shù)信號發(fā)生器在電路實驗和設(shè)備檢測中具有十分廣泛的用途。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號或脈沖信號運載出去，就需要能夠

8、產(chǎn)生高頻的振蕩器。除供通信、儀表和自動控制系統(tǒng)測試用外，還廣泛用于其他非電測量領(lǐng)域。本文利用EDA技術(shù)，即以大規(guī)?？删幊踢壿嬈骷﨔PGA為設(shè)計載體，以計算機，F(xiàn)PGA的開發(fā)軟件QUARTUS II及實驗開發(fā)系統(tǒng)為設(shè)計工具，實現(xiàn)相應(yīng)的部分功能，從而自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯，邏輯仿真，直至完成對目標芯片F(xiàn)PGA適配編譯、邏輯映射、編程下載等工作，最終實現(xiàn)對正弦信號發(fā)生器的設(shè)計。本設(shè)計所做的工作主要有以下幾個方面：（1）根據(jù)實驗的功能要求，設(shè)計正弦信號發(fā)生器的模型，畫出系統(tǒng)框架圖。要明確系統(tǒng)的任務(wù)。將系統(tǒng)劃分成規(guī)模大小合適多個子系統(tǒng)，便于電路級的設(shè)計。（2）掌握QUAR

9、TUS II軟件的學(xué)習(xí)和使用。（3）用基于LPM宏模塊的自動化設(shè)計對系統(tǒng)中的各個子系統(tǒng)或者模塊進行邏輯描述。（4）利用EDA提供的設(shè)計平臺，完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯，邏輯仿真。（5）在FPGA實驗箱上下載驗證所設(shè)計的正弦信號發(fā)生器的功能，進行相應(yīng)的測試和查錯，直至完成對目標芯片F(xiàn)PGA適配編譯、邏輯映射、編程下載等工作。通過以上步驟，就可以設(shè)計出實驗所要求的信號發(fā)生器。2 總體設(shè)計2.1 功能要求通過數(shù)字方式產(chǎn)生模擬信號的方法設(shè)計一個簡易正弦信號發(fā)生器。6位計數(shù)器（地址發(fā)生器）64字正弦波數(shù)據(jù)存儲器（LPM_ROM）2.2 系統(tǒng)設(shè)計框圖DAC0832示波器（正弦波輸出

10、） 圖2.2-12.3 基本設(shè)計步驟 （1）定制初始化波形數(shù)據(jù)文件 （2）定制LPM ROM元件 （3）簡易正弦信號發(fā)生器的頂層電路設(shè)計 （4）軟件編譯仿真 （5）硬件下載調(diào)試3 各模塊設(shè)計3.1 定制初始化波形數(shù)據(jù)文件在設(shè)計之前必須首先確定圖2.1-1中內(nèi)的波形數(shù)據(jù)文件。這里的正弦波數(shù)據(jù)是點的。通過以下設(shè)計來產(chǎn)生文件。圖選擇文件圖完成正弦波新號數(shù)據(jù)輸入3.2 定制元件存放波形數(shù)據(jù)的設(shè)計。圖六位計數(shù)器的設(shè)計圖生成六位計數(shù)器元件的設(shè)計圖選擇使用模塊圖為選擇初始化配置文件圖生成元件3.3 簡易正弦信號發(fā)生器的頂層電路設(shè)計原理圖頂層設(shè)計如圖.所示。其中，是異步清零信號，高電平有效；是六位計數(shù)器，用作

11、地址發(fā)生器；是ROM數(shù)據(jù)輸出，接外部。圖.簡易正弦信號發(fā)生器頂層電路設(shè)計. 軟件編譯仿真仿真波形如下：. 硬件下載調(diào)試圖.下載引腳鎖定圖.配置文件下載4 正弦信號發(fā)生器的FPGA驗證4.1 FPGA簡述FPGA是現(xiàn)場可編程門陣列（Field Programmable Ggte Array）簡稱。FPGA器件及其開發(fā)系統(tǒng)是開發(fā)大規(guī)模數(shù)字集成電路的新技術(shù)。它利用計算機輔助設(shè)計，繪制出實現(xiàn)用戶邏輯的原理圖、布爾方程或用硬件描述語言等方式作為設(shè)計輸入；然后經(jīng)一系列轉(zhuǎn)換程序、自動布局布線、模擬仿真的過程；最后生成FPGA器件的配置文件，用于對FPGA器件初始化。這樣就實現(xiàn)了滿足用戶要求的專用集成電路，真

12、正達到了用戶自行設(shè)計、自行研制和自行生產(chǎn)集成電路的目的。概括地說，F(xiàn)PGA器件具有下列優(yōu)點：高密度、高速率、系列化、標準化、小型化、多功能、低功耗、低成本，設(shè)計靈活方便，可無限次反復(fù)編程，并可現(xiàn)場調(diào)試驗證。結(jié)合其并行工作方式，在超高速應(yīng)用領(lǐng)域和實時測控方面有非常廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域，不會存在復(fù)位不可靠和可能跑飛等問題。使用FPGA期間，一般可在幾天到幾周內(nèi)完成一個電子系統(tǒng)的設(shè)計和制作，大大縮短研制周期，達到快速上市和進一步降低成本的要求。FGPA/CPLD經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的C

13、PDL器件系列，它們開發(fā)較早，占據(jù)了較大的PDL市場。通常來說，在歐洲用Xilnix的人多，在日本和亞太地區(qū)用ALTEAR的人多，在美國則是平分秋色。全球PLDF/GPA產(chǎn)品60%以上是由Altera和Xilinx提供的，可以講Altera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。當(dāng)然還有許多其它的公司，如:比ttiee，vantss，Aetel，Quieklogie，Lucent等，他們的產(chǎn)品各有特色，走的技術(shù)路線也不盡相同。4.2 FPGA的結(jié)構(gòu)描述FPGA是大規(guī)模可編程邏輯器件除CPLD外的另一類PLD器件。它使用了另一種可編程邏輯的形成方法，即可編程的查找表(Look Up Tab

14、le，LUT)結(jié)構(gòu)，LUT是可編程的最小邏輯構(gòu)成單元。大部分FPGA采用基于SRAM的查找表邏輯形式結(jié)構(gòu)，就是用SRAM(靜態(tài)隨機存儲器)來構(gòu)成邏輯函數(shù)發(fā)生器。FPGA器件的內(nèi)部結(jié)構(gòu)為邏輯單元陣列（LCA）。LCA由3類可編程單元組成：周邊的輸入/輸出模塊（IOB）、核心陣列式可配置邏輯塊（CLB）以及各模塊的互連資源。周邊可配置模塊的IOB為內(nèi)部邏輯與器件封裝引腳之間提供了可編程接口；CLB陣列實現(xiàn)用戶指定的邏輯功能；互連資源類似于印制電路板上的引線，可編程并用于模塊間傳遞信號的網(wǎng)絡(luò)。4.2 FPGA的配置模式FPGA的配置模式是指FPGA用來完成設(shè)計時的邏輯配置和外部連接方式。邏輯配置是指

15、經(jīng)過用戶設(shè)計輸入并進過開發(fā)系統(tǒng)編譯后產(chǎn)生的配置數(shù)據(jù)文件，將其裝入FPGA芯片內(nèi)部的可配置存儲器的過程，簡稱FPGA的下載。只有經(jīng)過邏輯配置后，F(xiàn)PGA才能實現(xiàn)用戶需要的邏輯功能。FPGA的配置之前，首先要借助于FPGA開發(fā)系統(tǒng)，按某種格式要求描述設(shè)計系統(tǒng)，在編譯仿真后，將描述文件轉(zhuǎn)換成FPGA芯片的配置數(shù)據(jù)文件。選擇一種FPGA的配置模式，將配置數(shù)據(jù)裝載到FPGA芯片內(nèi)部的可配置存儲器后，F(xiàn)PGA芯片才會成為滿足要求的芯片系統(tǒng)。芯片編程配置方式有：被動串行（PS）模式和JTAG編程方式。采用被動串行模式，配置數(shù)據(jù)將通過ByteBlaster電纜串行發(fā)送到FLEX器件（FPGA芯片）配置數(shù)據(jù)的收

16、發(fā)同步由ByteBlaster時鐘提供。在MAX+PLUSII開發(fā)環(huán)境下，可直接對FLEX器件進行PS配置。此種配置方式使用的配置文件為SOF文件，此文件是在設(shè)計綜合過程中自動形成的。JTAG編程方式同時支持MAX器件和FLEX器件，但由于MAX器件的下載文件為POF文件，而用于FLEX器件的下載文件為SOF文件。4.3 系統(tǒng)驗證將整體電路編譯仿真，并進行引腳鎖定后下載到FPGA中，然后將示波器和的相關(guān)引腳相連?？梢钥吹绞静ㄆ魃巷@示出了穩(wěn)定的正弦波形。通過調(diào)節(jié)時鐘信號的頻率，可以使出任意頻率的正弦波形。5 致謝這篇實驗論文寫完后，數(shù)電這門課的學(xué)習(xí)就結(jié)束了。通過這門課的學(xué)習(xí)，我真的收獲了好多。而且，這次寫實驗報告又鍛煉了我寫論文的能力。陳龍老師講課細心認真，極大地提升了我對這門課的學(xué)習(xí)興趣。陳老師對思維的發(fā)散和知識的拓展的注重令我印象深刻。此次實驗由于過程中的種種原因，導(dǎo)致最終的結(jié)果令人不甚滿意。但我還是學(xué)到了好多，讓我深深體會到了擁有堅韌不拔的毅力對一個理科生的重要性。最重要的是我學(xué)會了如何與他人合作，極大地提升了和別人就交流的能力。在這里，我衷心感謝陳龍老師，感謝陳老師給我們大一學(xué)生學(xué)習(xí)數(shù)電的機會，感謝陳老師給我們大一學(xué)生的悉心教誨，讓我們提前感受到了電子