計(jì)算機(jī)組成原理自測(cè)練習(xí)

1、自測(cè)題一一. 選擇題 1. 目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于_D_。A.巨型機(jī) B.中型機(jī) C.小型機(jī) D.微型機(jī)2. （2000）10化成十六進(jìn)制數(shù)是_B_。A（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）163. 下列數(shù)中最大的數(shù)是_A_。A（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. _D_表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼5. 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是_D_。A. BCD碼 B. 16進(jìn)制 C. 格雷碼 D. ASC碼6. 下列有關(guān)運(yùn)算器的描述中，_D_是正確

2、的。A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算 B. 只做加法 C.能暫時(shí)存放運(yùn)算結(jié)果 D. 既做算術(shù)運(yùn)算，又做邏輯運(yùn)算7. EPROM是指_D_。A. 讀寫存儲(chǔ)器 B. 只讀存儲(chǔ)器 C. 可編程的只讀存儲(chǔ)器 D. 光擦除可編程的只讀存儲(chǔ)器8. Intel80486是32位微處理器，Pentium是_D_位微處理器。. 設(shè)X補(bǔ)=1.x1x2x3x4,當(dāng)滿足_A_時(shí)，X > -1/2成立。x1必須為1，x2x3x4至少有一個(gè)為1 x1必須為1，x2x3x4任意x1必須為0，x2x3x4至少有一個(gè)為1 x1必須為0，x2x3x4任意10. CPU主要包括_B_。A.控制器 B.控制器、 運(yùn)算器、cach

3、e C.運(yùn)算器和主存 D.控制器、ALU和主存11. 信息只用一條傳輸線 ，且采用脈沖傳輸?shù)姆绞椒Q為_A_。A.串行傳輸 B.并行傳輸 C.并串行傳輸 D.分時(shí)傳輸12. 以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是_C_。A. RR型 B. RS型 C. SS型 D.程序控制指令13. 下列_D_屬于應(yīng)用軟件。A. 操作系統(tǒng) B. 編譯系統(tǒng) C. 連接程序 D.文本處理14. 在主存和CPU之間增加cache存儲(chǔ)器的目的是_C_。A. 增加內(nèi)存容量 B. 提高內(nèi)存可靠性C. 解決CPU和主存之間的速度匹配問(wèn)題 D. 增加內(nèi)存容量，同時(shí)加快存取速度15. 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則

4、可以選用_B_作為存儲(chǔ)芯片。A. SRAM B. 閃速存儲(chǔ)器 C. cache D.輔助存儲(chǔ)器16. 設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，這種尋址方式的有效地址為_A_。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)17. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_B_。A. 隱含尋址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址18. 下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是_B_。A. PPU(外圍處理機(jī))方式 B. 中斷方式 C. DMA方式 D. 通道方式19. 系統(tǒng)總線中地址線的功能是_D

5、_。A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于選擇外存地址 D. 用于指定主存和I/O設(shè)備接口電路的地址20. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用_D_的時(shí)間。A. 一個(gè)指令周期 B. 一個(gè)機(jī)器周期 C. 一個(gè)時(shí)鐘周期 D. 一個(gè)存儲(chǔ)周期921.在CPU中跟蹤指令后繼地址的寄存器是_B_。A. 主存地址寄存器 B. 程序計(jì)數(shù)器 C. 指令寄存器 D. 狀態(tài)條件寄存器22.微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。A 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B 每一條機(jī)器指令由一段由微指令編成的微程序來(lái)解釋執(zhí)行C 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D

6、 一條微指令由若干條機(jī)器指令組成23系統(tǒng)總線中控制線的功能是_A_。A 提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)及時(shí)序信號(hào)B 提供數(shù)據(jù)信息C 提供主存、I/O接口設(shè)備的控制信號(hào)D 提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)24.從信息流的傳送效率來(lái)看，_B_工作效率最低。A. 三總線系統(tǒng) B. 單總線系統(tǒng) C. 雙總線系統(tǒng) D. 多總線系統(tǒng)25.三種集中式總線仲裁中，_A_方式對(duì)電路故障最敏感。A. 鏈?zhǔn)讲樵?B. 計(jì)數(shù)器定時(shí)查詢 C. 獨(dú)立請(qǐng)求 26.用于筆記本電腦的大容量存儲(chǔ)器是_C_。A. 軟磁盤 B. 硬磁盤 C. 固態(tài)盤 D. 寄存器27.具有自同步能力的記錄方式是_BCD_。A. NR

7、E B. PM C. MFM D. FM28.一臺(tái)計(jì)算機(jī)對(duì)n個(gè)數(shù)據(jù)源進(jìn)行分時(shí)采集送入主存，然后分時(shí)處理，采集數(shù)據(jù)時(shí)最好的方案是使用_D_。A. 堆棧緩沖區(qū) B. 一個(gè)指針的緩沖區(qū)C. 兩個(gè)指針的緩沖區(qū) D. n個(gè)指針的n個(gè)緩沖區(qū)29.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)最有效的方法是采用_B_。A. 通用寄存器 B. 堆棧 C. 存儲(chǔ)器 D. 外存30.CPU對(duì)通道的請(qǐng)求形式是_D_。A. 自陷 B. 中斷 C. 通道命令 D. I/O指令二. 填空題 1. 數(shù)控機(jī)床是計(jì)算機(jī)在A._自動(dòng)控制_方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)B._人工智能_方面的應(yīng)用。2. 漢字的A._輸入編碼_、B._內(nèi)碼

8、_、C._字模碼_是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3. 閃速存儲(chǔ)器特別適合于A._便攜式_微型計(jì)算機(jī)系統(tǒng)，被譽(yù)為B._固態(tài)盤_而成為代替磁盤的一種理想工具。4. 主存儲(chǔ)器的性能指標(biāo)主要是A._存儲(chǔ)容量_、B._存取時(shí)間_、存儲(chǔ)周期和存儲(chǔ)器帶寬。5. 條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于A._程序控制_類指令，這類指令在指令格式中所表示的地址不是B._操作數(shù)_的地址，而是C._下一條指令_的地址。6. 從操作數(shù)的物理位置來(lái)說(shuō)，可將指令歸結(jié)為三種類型：存儲(chǔ)器-存儲(chǔ)器型，A._寄存器-寄存器型_，B._寄存器-存儲(chǔ)器型_。7. 運(yùn)算器的兩個(gè)主要功能是：

9、A._算術(shù)運(yùn)算_，B._邏輯運(yùn)算_。8. PCI總線采用A._集中式_仲裁方式，每一個(gè)PCI設(shè)備都有獨(dú)立的總線請(qǐng)求和總線授權(quán)兩條信號(hào)線與B._中央仲裁器_相連。9. 直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì)A._總線_的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和B._I/O設(shè)備_之間進(jìn)行。1010. 指令操作碼字段表征指令的A._操作特性與功能_，而地址碼字段指示B._操作數(shù)的地址_。微小型機(jī)中多采用C._二地址_單地址_零地址_混合方式的指令格式。11.硬布線控制器的基本思想是：某一A._微操作_控制信號(hào)是B._指令操作碼_譯碼輸出.、C._時(shí)序_信號(hào)、D._狀態(tài)條件_信

10、號(hào)的邏輯函數(shù)。12計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用A._并行_傳送、B._串行_傳送、C._復(fù)用_傳送。三. 簡(jiǎn)答題 1. 說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。2. 請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。 指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。3. 請(qǐng)說(shuō)明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？SRAM存儲(chǔ)器由存

11、儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新電路。4. 請(qǐng)說(shuō)明程序查詢方式與中斷方式各自的特點(diǎn)。程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。5. 什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間（或訪存時(shí)間）。時(shí)

12、鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。 一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。6. 在寄存器寄存器型，寄存器存儲(chǔ)器型和存儲(chǔ)器存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長(zhǎng)？哪類指令的執(zhí)行時(shí)間最短？為什么？寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪問(wèn)一次寄存器所需時(shí)間長(zhǎng)。7. 已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4K×4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問(wèn)：(1) 若每個(gè)模塊

13、條為32K×8位，共需幾個(gè)模塊條？ (218×8）/（32k×8）=8，故需8個(gè)模塊(2) 每個(gè)模塊條內(nèi)有多少片RAM芯片? (32k×8）/（4k×4）=16，故需16片芯片(3)主存共需多少RAM芯片？CPU需使用幾根地址線來(lái)選擇各模塊？使用何種譯碼器？ 共需8×16=128片芯片 為了選擇各模塊，需使用3:8譯碼器 即3根地址線選擇模條。8. 畫出中斷處理過(guò)程流程圖。9. 提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說(shuō)出至少五種措施。措施有：采用高速器件，采用cache （高速緩沖存儲(chǔ)器），采用多體交叉存儲(chǔ)器，采用雙端口存儲(chǔ)器，加長(zhǎng)存儲(chǔ)器的

14、字長(zhǎng)。四. 應(yīng)用題 1. 機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），當(dāng)X= -127 （十進(jìn)制）時(shí)，其對(duì)應(yīng)的二進(jìn)制表示，(X)原表示，(X)反表示，(X)補(bǔ)表示表示分別是多少？2. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=?3. 用16k×8位的SRAM芯片構(gòu)成64K×16位的存儲(chǔ)器，要求畫出該存儲(chǔ)器的組成邏輯框圖。自測(cè)題答案一. 選擇題1. D 2. B 3. A 4. D 5. D 6. D 7. D 8. D 9. A 10. B 11. A 12. C 13. D 14. C 15. B 16. A 17. B 18. B 19. D 20. D 2

15、1. B 22. B 23. A 24. B 25. A 26. C 27. B,C,D 28. D 29. B 30. D二. 填空題1. A.自動(dòng)控制 B.人工智能2. A.輸入編碼（或輸入碼） B.內(nèi)碼（或機(jī)內(nèi)碼） C.字模碼3. A.便攜式 B.固態(tài)盤4. A.存儲(chǔ)容量 B.存取時(shí)間 5. A.程序控制類 B.操作數(shù) C.下一條指令6. A.寄存器寄存器型 B.寄存器存儲(chǔ)器型 7. A.算術(shù)運(yùn)算 B.邏輯運(yùn)算 8. A.集中式 B.中央仲裁器9. A.總線 B.I/O設(shè)備（或輸入輸出設(shè)備）10.A. 操作特性與功能 B. 操作數(shù)的地址 C. 二地址、單地址、零地址11.A. 微操作 B

16、. 指令操作碼 C. 時(shí)序 D. 狀態(tài)條件12.A. 并行 B. 串行 C. 復(fù)用三. 簡(jiǎn)答題1. 計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。2. 指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。3. SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新電路。4. 程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外

17、圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。5. 指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間（或訪存時(shí)間）。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。6. 寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪問(wèn)一次寄存器所需時(shí)間長(zhǎng)。7. (218×8）/（32k×8）=8，故需8個(gè)模塊(32k×8）/（4k×4）=16，故需16片芯片 共需8×16=128片芯片 為了選擇各模塊，需使用3:8譯碼器 即3根地址線選擇模條。8中斷處理過(guò)程流程圖如圖C2.1所示。9.措施有：采用高速器件，采用cache （高速緩沖存儲(chǔ)器），采用多體交叉存儲(chǔ)器，采用雙端口存儲(chǔ)器，加長(zhǎng)存儲(chǔ)器的字長(zhǎng)。四. 應(yīng)用題1. 二進(jìn)制表示為 -01111111 X原 = 1111