數(shù)字電路復(fù)習(xí)資料

1、 數(shù) 字 電 路復(fù)習(xí)資料 第一部分：基本要求和基本概念第一章 半導(dǎo)體器件的基本知識一，基本要求1， 了解半導(dǎo)體PN結(jié)的形成及特性，了解半導(dǎo)體二極管的開關(guān)特性及鉗位作用。2，了解半導(dǎo)體三極管的輸入特性和輸出特性，熟悉半導(dǎo)體三極管共發(fā)射極電路的三個工作區(qū)的條件及特點，掌握三極管開關(guān)電路分析的基本方法。3，了解絕緣柵場效應(yīng)管（MOS）的結(jié)構(gòu)、符號、工作原理及特性。二，基本概念1，按導(dǎo)電率可以把材料分為導(dǎo)體、絕緣體和半導(dǎo)體。2，半導(dǎo)體中有空穴和自由電子兩種載流子。3，純凈半導(dǎo)體稱為本征半導(dǎo)體。4，P型半導(dǎo)體中的多數(shù)載流子是空穴；少數(shù)載流子是自由電子。5，N型半導(dǎo)體中的多數(shù)載流子是自由電子；少數(shù)載流子是

2、空穴。6，PN結(jié)是一個二極管，它具有單項導(dǎo)電性。7，二極管電容由結(jié)電容和擴散電容構(gòu)成。8，二極管的截止條件是VD0.5V，導(dǎo)通條件是VD0.7V。9，三極管的截止條件是VBE0.5V，截止的特點是Ib=Ic0；飽和條件是Ib（EC-Vces）/（·RC），飽和的特點是VBE0.7V，VCE=VCES0.3V。第二章 門電路一，基本要求1，熟悉分立元件“與”“或”“非”“與非”“或非”門電路的工作原理、邏輯符號和功能。2，熟悉TTL集成與非門的結(jié)構(gòu)、工作原理及外部特性，熟悉OC門三態(tài)門和異或門的功能及主要用途，掌握各種門電路輸出波形的畫法。2，熟悉PMOS門NMOS門和CMOS門的結(jié)構(gòu)

3、和工作原理，熟悉CMOS門的外部特性及主要特點，掌握MOS門電路的邏輯功能的分析方法。二，基本概念1，門是實現(xiàn)一些基本邏輯關(guān)系的電路。2，三種基本邏輯是與、或、非。 3，與門是實現(xiàn)與邏輯關(guān)系的電路；或門是實現(xiàn)或邏輯關(guān)系的電路；非門是實現(xiàn)非邏輯關(guān)系的電路。4，按集成度可以把集成電路分為小規(guī)模（SSI）中規(guī)模（MSI）大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路。5，僅有一種載流子參與導(dǎo)電的器件叫單極型器件；有兩種載流子參與導(dǎo)電的器件叫雙極型器件。單極型集成電路主要有PMOS、NMOS和CMOS器件；雙極型集成電路主要有TTL、HTL、ECL和IIL器件。6，TTL門電路的低電平噪聲容限為VNL

4、=VOFF-VIL；高電平噪聲容限為VNH=VIH-VON。7，直接把兩個門的輸出連在一起實現(xiàn)“與”邏輯關(guān)系的接法叫線與；集電極開路門可以實現(xiàn)線與；普通TTL門不能實現(xiàn)線與。8，三態(tài)輸出門的輸出端可以出現(xiàn)高電平、底電平和高阻三種狀態(tài)。9，三態(tài)門 的主要用途是可以實現(xiàn)用一條導(dǎo)線（總線）輪流傳送幾個不同的數(shù)據(jù)或控制信號。10，用工作速度來評價集成電路，速度快的集成電路依次為ECLTTLCMOS。11，用抗干擾能力來評價集成電路，抗干擾強的集成電路依次為CMOSTTLECL。12，CMOS門電路的輸入阻抗很高，所以靜態(tài)功耗很小，但由于存在輸入電容，所以隨著輸入信號頻率的增加，功耗也會增加。第三章 邏

5、輯代數(shù)基礎(chǔ)一，基本要求1，熟悉邏輯代數(shù)的基本運算、基本公式和常用公式，掌握邏輯函數(shù)的表示方法真值表、邏輯函數(shù)表達式、卡諾圖和邏輯圖。公式簡化時常用的的基本公式和常用公式有（要記?。?）2） (德.摩根定律）3）4）=B5） 2，掌握邏輯函數(shù)的公式簡化法和卡諾圖簡化法，掌握具有約束的邏輯函數(shù)的化簡方法。二，基本概念1，邏輯代數(shù)的四種表示方法是真值表、函數(shù)表達式、卡諾圖和邏輯圖。2，邏輯變量和函數(shù)只有0和1兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。3，邏輯代數(shù)只有“與”“或”“非”三種基本邏輯運算。4，描述邏輯函數(shù)各個變量取值組合和函數(shù)值對應(yīng)關(guān)系的表格叫真值表。5，用與、或、非等運算表示函數(shù)

6、中各個變量之間描述邏輯關(guān)系的代數(shù)式叫函數(shù)表達式。6，邏輯函數(shù)表達式的標準形式有標準與或式即最小項表達式和標準或與式即最大項表達式。7，邏輯函數(shù)的簡化方法有代數(shù)法即公式法和圖形法即卡諾圖法。8，最簡與或式是指乘積項數(shù)最少，乘積項中的變量個數(shù)最少的與或式。9，約束項是不會出現(xiàn)的變量取值組合，其值總是等于0。10，約束條件是由約束項加起來構(gòu)成的邏輯表達式，是一個值恒為0的條件等式。第四章 組合邏輯電路一，基本要求1，了解組合邏輯電路的特點，掌握組合邏輯電路的分析方法和設(shè)計方法。2，熟悉編碼器、譯碼器、比較器、全加器、多路選擇器等數(shù)字集成電路的功能和用途，重點掌握全加器電路的分析和設(shè)計。3，掌握譯碼器

7、和多路選擇器的擴展方法及用它們實現(xiàn)組合邏輯電路的方法。4，了解只讀存儲器（ROM）和可編程邏輯陣列（PLA）的結(jié)構(gòu)，工作原理及用途。二，基本概念1，按邏輯功能的特點，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類。2，組合邏輯電路的特點是任何時刻輸出信號的穩(wěn)態(tài)值僅決定于該時刻各個輸入信號取值組合。3，用文字、符號或者數(shù)碼表示特定對象的過程，叫做編碼。4，用二進制代碼表示有關(guān)對象的過程叫二進制編碼； n位二進制編碼器有2n個輸入，有n個輸出。5，將十進制數(shù)的十個數(shù)字編成二進制代碼的過程叫二十進制編碼，簡稱為BCD編碼。6，在幾個信號同時輸入時，只對優(yōu)先級別最高的進行編碼叫優(yōu)先編碼。7，把代碼的

8、特定含義“翻譯”出來的過程叫譯碼；n位二進制譯碼器有n個輸入，有2n個輸出，工作時譯碼器只有一個輸出有效。8，兩個一位二進制數(shù)相加叫做半加。兩個同位的加和來自底位的進位三者相加叫做全加。9，從若干輸入數(shù)據(jù)中選擇一路作為輸出叫多路選擇器。10，當輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假過渡干擾脈沖的現(xiàn)象叫競爭冒險。第五章 觸發(fā)器一，基本要求1，熟悉觸發(fā)器的結(jié)構(gòu)特點及主要用途，熟悉基本RS觸發(fā)器、鐘控RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T觸發(fā)器的基本結(jié)構(gòu)和基本功能，掌握觸發(fā)器時序圖的畫法。2，熟悉主從JK觸發(fā)器、維持阻塞和邊沿JK觸發(fā)器等集成觸發(fā)器時鐘特性，了解觸發(fā)器的轉(zhuǎn)換方法，了解觸發(fā)器的

9、主要技術(shù)指標。二，基本概念1，具有兩個穩(wěn)定狀態(tài)并能接收、保持和輸出送來的信號的電路叫觸發(fā)器。2，一級觸發(fā)器可以記憶一位二進制信息，一位二進制信息有0和1兩種狀態(tài)。3，主從結(jié)構(gòu)的觸發(fā)器主要用來解決直接控制問題。4，集成觸發(fā)器有主從結(jié)構(gòu)、邊沿結(jié)構(gòu)和維持阻塞三種結(jié)構(gòu)。5，觸發(fā)器功能的表示方法有特性表、特性方程、狀態(tài)圖和時序圖。6，主從結(jié)構(gòu)的JK觸發(fā)器存在一次變化問題。 第六章 時序邏輯電路一，基本要求1，了解時序邏輯電路的結(jié)構(gòu)和特點，掌握時序邏輯電路的分析方法。2，熟悉計數(shù)器的分類，掌握計數(shù)器的分析方法，熟悉常用集成計數(shù)器的功能和使用方法。3，熟悉寄存器和移存器的結(jié)構(gòu)、工作原理和主要用途。4，了解順

10、序脈沖發(fā)生器電路的結(jié)構(gòu)和工作原理。5，了解隨機存儲器（RAM）的結(jié)構(gòu)、工作原理及主要用途。6，了解一般同步時序電路的設(shè)計方法，掌握同步計數(shù)器電路的設(shè)計方法。二，基本概念1，任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還與電路原來狀態(tài)有關(guān)的電路叫時序邏輯電路。2，時序邏輯電路由組合邏輯電路和存儲電路兩部分組成。3，時序邏輯電路的功能表示方法有邏輯方程式、狀態(tài)表、狀態(tài)圖和時序圖。4，時序邏輯電路按觸發(fā)器時鐘端的連接方式不同可以分為同步時序邏輯電路和異步時序邏輯電路兩類。5，用來暫時存放數(shù)據(jù)和指令的器件叫寄存器。6，N級環(huán)形計數(shù)器的計數(shù)長度是N；N級扭環(huán)形計數(shù)器的計數(shù)長度是2×N；N級最

11、大長度移存型計數(shù)器的計數(shù)長度是2n-1。7，隨機存儲器（RAM）的典型結(jié)構(gòu)包括地址譯碼器、存儲矩陣和讀寫控制器。第八章 脈沖波形的產(chǎn)生和整形一，基本要求1，了解TTL與非門震蕩器、RC環(huán)行振蕩器和石英晶體振蕩器的電路結(jié)構(gòu)、工作原理和主要技術(shù)參數(shù)。2，解TTL和CMOS施密特觸發(fā)器的電路結(jié)構(gòu)、工作原理和主要技術(shù)參數(shù)。3，了解TTL和CMOS單穩(wěn)態(tài)觸發(fā)器的電路結(jié)構(gòu)、工作原理和主要技術(shù)參數(shù)。4，熟悉555集成定時器的電路結(jié)構(gòu)和工作原理，掌握用555定時器構(gòu)成多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器電路的方法及其主要技術(shù)參數(shù)的估算方法。二，基本概念1，脈沖電路主要有多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器

12、。2，多諧振蕩器是脈沖產(chǎn)生電路；施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是脈沖整形電路。3，石英晶體多諧振蕩器可以產(chǎn)生頻率穩(wěn)定度很高的時鐘脈沖。4，施密特觸發(fā)器的回差的功能是抗干擾。5，單穩(wěn)態(tài)觸發(fā)器具有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。第八章 數(shù)模和模數(shù)轉(zhuǎn)換一，基本要求1，了解D/A轉(zhuǎn)換器的結(jié)構(gòu)、工作原理和主要技術(shù)指標。2，了解A/D轉(zhuǎn)換器的結(jié)構(gòu)、工作原理和主要技術(shù)指標。3，了解D/A和A/D的主要應(yīng)用。二，基本概念1，數(shù)模轉(zhuǎn)換電路是由數(shù)碼寄存器、電子開關(guān)、電阻網(wǎng)路和求和電路構(gòu)成。2，常用的數(shù)模轉(zhuǎn)換電路是T型轉(zhuǎn)換電路。3，D/A和A/D轉(zhuǎn)換器的主要技術(shù)指標是轉(zhuǎn)換精度和轉(zhuǎn)換速度。4，D/A轉(zhuǎn)換器的分辨率是1/（2n-1）

13、，n是輸入信號的有效位數(shù)。5，A/D轉(zhuǎn)換器電路是由取樣保持電路、量化和編碼電路構(gòu)成。6，取樣保持定理是fSfimax，式中fS是取樣頻率，fimax是輸入信號的最大頻率。7，A/D轉(zhuǎn)換器電路的分解度是1/（2n），n是輸出信號的有效位數(shù)。8，常用的A/D轉(zhuǎn)換電路是逐次逼近型A/D轉(zhuǎn)換器。第二部分 復(fù)習(xí)題一、填空題：1、二極管的正向接法是電源的正極接 負極接 。2、數(shù)字電路中的晶體三極管常工作在 狀態(tài)。3、三極管的截止條件是 ，截止時特點是 。4、三極管的飽和條件是 ，飽和時特點是 。5、邏輯電路中最基本的門電路有 、 、 。6、寫出左圖邏輯電路的輸出表達式。F= 。7、分別畫出下列各門電路的邏

14、輯符號： 與門 或門 非門 與非門 或非門 OC門 三態(tài)門 異或門 8、TTL與非門的兩個狀態(tài)通常稱為“關(guān)態(tài)”和“開態(tài)”，當輸入有一為低電平時，對應(yīng)的是 態(tài)；當輸入全為高電平時對應(yīng)的是 態(tài)。9、TTL與非門的額定高電平VOH 伏，額定低電平VOL 伏。（設(shè)電源電壓EC=+5V）10、正邏輯的與門是負邏輯的 ；正邏輯或門是負邏輯的 。11、正邏輯的或非門是負邏輯的 ；正邏輯的與非門是負邏輯的 。12、在TTL三態(tài)門、OC門、與非門|異或門和或非門電路中，能實現(xiàn)“線與”邏輯功能的門為 ，能實現(xiàn)總線系統(tǒng)的門為 。13、TTL與非門的關(guān)門電平為0.7V，開門電平為1.9V，當其輸入低電平為0.4V，高

15、電平為3.2V時，其低電平輸入噪聲容限VNL為 ，輸入高電平噪聲容限為 。14、如果某TTL與非門的輸入低電平噪聲容量VNL=0.7V，輸出低電平VOL=0.2V，那么它的關(guān)門電平VOFF為 。15、對于或非門，只要有一個輸入為高電平，則輸出就為 電平，所以對或非門多余輸入端的處理不能接 電平。16、TTL與非門中，多余輸入端的處理辦法是 。17、對于TTL與非門，只要有一個輸入為低電平，則輸出就為 電平，所以對與非門多余輸入端的處理不能接 電平。18、NMCS門電路中，負載管跨導(dǎo) 工作管跨導(dǎo) 。19、在TTL類電路中。輸入端懸空等效于 電平。20、一般TTL集成門電路的平均傳輸延遲時間比CM

16、OS集成門電路 功耗比CMOS門電路的 。21、所謂三態(tài)門，其輸出有 狀態(tài)， 狀態(tài)和 狀態(tài)。22、CMOS類門中，對未使用的輸入端應(yīng)當 或者 ，而不允許 。23、CMOS場效管工作于飽和區(qū)時，由于 ，從而抵消了漏極電壓增加的影響，使漏極電流基本不變。24、CMOS門的標稱高電平VOH= 伏，標稱低電平VOL= 伏。（電源Ebb=+5伏）。25、寫出左圖所示的NMOS邏輯電路的輸出函數(shù)表達式F= 。26、在P型半導(dǎo)體中，主要靠 導(dǎo)電，在N型半導(dǎo)體中，主要靠 導(dǎo)電。27、所謂MOS管的開啟電壓，即是開始形成導(dǎo)電溝道所需要的 。28、左圖開關(guān)電路中，設(shè)元件參數(shù)能滿足可靠地飽和與截止的要求，則其邏輯表

17、達式F= 。29、MOS管的飽和區(qū)與非飽和區(qū)的界線滿足 。30、十進制數(shù)（65）10=（ ）2=（ ）8=（ ）16。31、把十六進制數(shù)5FE轉(zhuǎn)換成二進制數(shù)為 。32、二進制數(shù)1101011.011轉(zhuǎn)換為十進制數(shù)為 ，十六進制數(shù)為 ，8421BCD碼為 。33、任意兩個最小項之積恒為 ，全體最小項之和恒為 。34、邏輯函數(shù)F的卡諾圖若全為1格，對應(yīng)F= 。35、通常邏輯函數(shù)的表示方法有 、 、 和 四種。36、邏輯函數(shù)，其反函數(shù) = ，其對偶式F*= 。37、（100101010011）8421BCD表示十進制數(shù) 。38、函數(shù)的反函數(shù)= 。39、若邏輯函數(shù)，則其反函數(shù)= 。40、若邏輯函數(shù)F=

18、A+BC，則其或與形式是 。41、若，則有F= ，G= 。42、函數(shù)F=AB+BC+AC的反函數(shù)的與或表達式為 。43、函數(shù)的最簡與或式為 。44、函數(shù)的最簡與或式為 。45、在不完全描述（或帶約速項）的邏輯函數(shù)中，約束項是對輸入的 ，是指 ，相應(yīng)于這些約束項，函數(shù)取值為 。46、在存在約束項的邏輯函數(shù)中，約束項是指 ，在與或標準型中有利于化簡邏輯函數(shù)時，相應(yīng)項可以視為 ；在或與標準型中，在有利于化簡時，相應(yīng)項可視為 。47、分別寫出下列門電路的輸出函數(shù)表達式。48、組合邏輯電路是指任何時刻電路的輸出僅由當時的 決定。49、將本位的兩個數(shù)和來自低位的進位數(shù)三者相加，這種加法運算稱為 。50、在

19、一系列異或邏輯運算中，當輸入碼中的1的個數(shù)為 數(shù)個時，其輸出為1。51、一個二進制編碼器若需要對12個輸入信號進行編碼，則要采用 位二進制代碼。52、三變量輸入譯碼器，其譯碼輸出信號最多應(yīng)有 個。53、用二進制表示有關(guān)對象（信號）的過程叫 。一位二進制代碼可以表示 信號。54、若用一個四十六線的譯碼器（高電平輸出有效）實現(xiàn)函數(shù)F(A,B,C,D)=åm（3,5,7,9,11,13）的表達式是F(A,B,C,D)= .。55、多路選擇器的基本功能是從若干路 數(shù)據(jù)中選擇一路作為 。56、多路選擇器的功能是 。57、一個二十進制譯碼器規(guī)定為輸出低有效，則當輸入8421BCD碼為0110時，

20、其輸出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0= 。58、列出半加器的真值表：59、全加器與半器的區(qū)別是 。60、固定ROM主要由地址譯碼器、 和輸出電路三部分組成。61、二十進制譯碼器為輸出高電平有效，當輸入DCBA為0110時，輸出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9的值為 。62、按照電路組成和邏輯功能的不同，數(shù)字邏輯電路可分為： 和 兩大類。63、ROM和LPA在結(jié)構(gòu)上都有一個 陣列和一個 陣列。64、ROM和PLA在結(jié)構(gòu)上的區(qū)別，主要是ROM的與陣列 編程；而PLA的與陣列 編程。65、一片4K´8的ROM的存貯器有 個字，字長為 位

21、，有 個片選端和 根地址線。66、由與非門構(gòu)成的基本RS觸發(fā)器約束條件是 。67、試填寫JK觸發(fā)器特性表（下左）中的Qn+1。68、試填寫RS觸發(fā)器特性表（下右）中的Qn+1。QnJKQn+1QnRDSDQn+100000000100101001001101110010010110111011011111169、主從RS觸發(fā)器從根本上解決了基本RS觸發(fā)器的 問題。70、邊沿JK觸發(fā)器解決了主從JK觸發(fā)器的 問題。71、根據(jù)在CP控制下，邏輯功能的不同，常把時鐘觸發(fā)器分為 、 、 、 、 五種類型。72、JK觸發(fā)器的特性方程為 。73、既克服了“空翻”現(xiàn)象，又無“一次翻轉(zhuǎn)”問題的集成觸發(fā)器常用的

22、有 和 兩種。74、維持阻塞D觸發(fā)器是在CP 觸發(fā)，其特性方程為 。75、主從JK-FF克服了鐘控電平觸發(fā)器的 毛病，但存在有 問題。76、同步式時鐘觸發(fā)器是高電平觸發(fā)方式，它存在 毛病。77、主從型觸發(fā)器的一次變化問題是指在CP=1期間，主觸發(fā)器可能且僅能 而帶來的問題。78、所謂時序電路是指電路的輸出不僅與當時的 有關(guān)，而且與電路的 有關(guān)。79、在工作速度要求較高時，在同步計數(shù)器和異步計數(shù)器兩者之中，應(yīng)選用 。80、三級觸發(fā)器若構(gòu)成環(huán)型計數(shù)器，其模值為 ，若構(gòu)成扭環(huán)型計數(shù)器，則其模值為 。81、由四個觸發(fā)器構(gòu)成的寄存器可以存入 位二進制代碼。82、八級觸發(fā)器構(gòu)成的二進制計數(shù)器模值為 。83

23、、一般地，相應(yīng)的同步計數(shù)器比異步計數(shù)器的結(jié)構(gòu) ，工作速度 。84、已知一個十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，由圖可知它是采用 編碼的計數(shù)器。85、移位寄存器的功能是 。86、按計數(shù)器中各觸發(fā)器狀態(tài)更新的情況不同，可將計數(shù)分為 ， 兩種類型。87、RAM的三個組成部分是指 、 、 。88、在由多片RAM組成的系統(tǒng)中，如果要使某片工作，則該片的 信號應(yīng)處于有效狀態(tài)。89、由四個觸發(fā)器構(gòu)成計數(shù)器，它的計數(shù)狀態(tài)最多為 個。90、一個4K´8的RAM，有 個8位字長的存儲器，有 根地址線和 根數(shù)據(jù)線。91、若需要將緩慢變化的三角波信號轉(zhuǎn)換成矩形波，則采用 電路。92、對于微分型單穩(wěn)態(tài)電路，正常

24、工作時其輸入脈沖寬度應(yīng) 輸出脈沖寬 度。93、將CH755的TH端和端連接起來即可構(gòu)成 。94、對于由于TTL與非門構(gòu)成的RC環(huán)形振蕩器，R的取值一般應(yīng) ，否則電路將不能正常工作。95、單穩(wěn)態(tài)觸發(fā)器有一個 態(tài)和一個 態(tài)。96、石英晶體多諧振蕩器的振頻率僅決定于晶體本身的 ，而與電路中 的數(shù)值無關(guān)。97、欲把輸入的正弦波信號轉(zhuǎn)換成同頻的矩形波信號，可采用 電路。98、常用脈沖整形電路有 和 兩種。99、施密特觸發(fā)器有 個穩(wěn)定狀態(tài)，多諧振蕩器有 個穩(wěn)定狀態(tài)。100、一個倒T網(wǎng)絡(luò)的10位D/A變換器，VREF=+5伏，Rf=2R，則當D=（0101010100）時，對應(yīng)的輸出電壓Vo= 。101、一

25、個10位D/A轉(zhuǎn)換器的每個量化階梯表示0.025伏電壓，則它最大能表示 伏電壓。102、一個8位D/A轉(zhuǎn)換器，當輸入為100000001時輸出電壓為5伏，則輸入為01010000時，輸出電壓為 伏。103、T型電阻D/A轉(zhuǎn)換器的轉(zhuǎn)換速度比倒置T型電阻D/A轉(zhuǎn)換器的 。104、以輸出二進制代碼的位數(shù)表示分解度的好壞，位數(shù)越多，說明量化誤差 ，轉(zhuǎn)換精度 。105、若一個8位A/D轉(zhuǎn)換器，其Vref=10伏，則當輸入3.75伏時，結(jié)果（二進碼）為 ，當輸入為2.5伏時，結(jié)果又為 。106、一般的A/D轉(zhuǎn)換過程是通過 、 、 和 來完成的。107、若一個14位D/A變換器的滿刻度輸出電壓為Vomax=

26、10伏，當輸入D=（10111010101111）2時，輸出電壓為 伏。108、逐次浙近型A/D轉(zhuǎn)換器由 、 、 逐次漸近寄存器與控制邏輯，以及時鐘信號等組成。 數(shù)字電路復(fù)習(xí)題一、填空題答案1二極管正極 二極管負極301000001 101 412飽和 截止310101 1111 11103VBE<0.5V, IC=0, Ib=032107.375 6B.64Ib>Ibs Vces0.3V,VBE0.7V0001 0000 0111.0011 0111 01015與門，或門，非門330 16341735363738表達式、真值表、卡諾圖、邏輯圖9538關(guān) 開3993.0 0.354

27、0（A+B）（A+C）10或門 與門411 111與非門 或非門4212OC門 三態(tài)門43130.3V 1.3V44140.9V45補充 不會出現(xiàn)的變量取值15低 高組合 零16接正電源或與使用端并接46不會出現(xiàn)的變量取值組合17高 低1 018遠遠小于4719高20小 大48輸入21高電平 低電平 高阻49全加運算22與使用端連接 接適當電平 懸空50奇23溝道夾斷51四24+5 05282553編碼 2個26空穴 電子54 M3+ m5+ m7+ m9+ m11+ m1327柵源電壓VGS=Y3+ Y5+ Y7+ Y9+ Y11+ Y132855輸入 輸出29VDS=VGS-VT56從多路

28、輸入中選擇一路作為輸出57111011111184522158A B S C85在CP作用下，所在內(nèi)容逐位右移或左移0 0 0 086同步計數(shù)器 異步計數(shù)器0 1 1 087地址譯碼器 存儲矩陣1 0 1 0 讀寫控制電路 1 1 0 188片選59全加器多一位進位位8916（即三個輸入端）904096 12 860存儲矩陣91施密特觸發(fā)器61000000100092小于62組合邏輯電路 時序邏輯電路93施密特觸發(fā)器63與門 或門94小于Roff64不可 可95穩(wěn) 暫穩(wěn)654096 8 1 1296諧振頻率 RC66R+S=197施密特觸發(fā)器67Qn+1 68 Qn+198施密特觸發(fā)器 單穩(wěn)態(tài)

29、觸發(fā)器0 0992 00 11003.31 010125. 5751 x（不定）1023.1251 1103慢0 1104愈小 越高1 010501100000 0100 00000 x（不定）106采樣 保持 69直接控制 量化 編碼70一次變化1077.29571RS、T、T、D、JK108比較器72D/A轉(zhuǎn)換器73維持阻塞D觸發(fā)器參改電源邊沿JK觸發(fā)器74上升沿 Qn+1=D75空翻 一次變化76空翻77一次變化78輸入 原來狀態(tài)79同步計數(shù)器803 681四8225683復(fù)雜 快二、單項選擇題（每題只有一個正確答案，請把答案的標號填入相應(yīng)的括號中）1、硅二極管導(dǎo)通和截止的條件是（ ）

30、VD>0.7V, VD<0.5V; VD>0.5V, VD<0.7V; VD>0.7V, VD<0.7V; VD>0.5V, VD<0.5V。2、用電位關(guān)系描述雙極型三極管的開關(guān)工作時的三種狀態(tài)，正確的是（ ） 截止區(qū)：UBE<0V，放大區(qū)：UBC>0V,飽和區(qū)：UBC>0V且UBC>0V; 截止區(qū)：Ube<VT，放大區(qū)：Ube>VT且Ube<0V；飽和區(qū)：Ubc<0V 截止區(qū)：Ube<0V，放大區(qū)：Ube>0.6v,飽和區(qū)：UCE0.3V; 截止區(qū)：Ube<0V;Ube<0

31、V;放大區(qū)：Ube=0.6V，飽和區(qū)：Ubc>VTE且Vbc>0V3、如果晶體三極管的（ ），則該管工作于飽和區(qū)。 發(fā)射結(jié)正偏，集電結(jié)反偏； 發(fā)射結(jié)正偏，集電結(jié)正偏； 發(fā)射結(jié)反偏，集電結(jié)正偏； 發(fā)射結(jié)反偏，集電結(jié)反偏。4、半導(dǎo)體中，有兩種截流子，分別是（ ） 原子和中子； 電子和空穴； 電子和質(zhì)子； 電子和離子。5、圖示反相器電路欲加深三極管T的飽和深度，在其它條件不變的情況下，可采?。?）的措施。 增大R2； 減少RC； 減少Ece； 增大T的b。6、二級管門電路如圖所示，輸出和輸入之間的正邏輯關(guān)系為（ ）。與邏輯； 或邏輯；與非 或非。7、采用正邏輯的輸入與門的真值表為（ ）。

32、A B Z A B Z A B Z A B Z 0 0 0 0 0 1 0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 08、如下圖的TTL與非門中，T1的主要作用是（ ）。 倒相； 邏輯乘； 提高帶負載能力； 提高抗干擾能力。9、欲將二輸入端的與非門、異或門、或非門作非門使用，其多余輸入端的接法可依次是（ ）。 掛高、掛高、零電位； 掛高、零電位，零電位； 掛高、掛高、掛高 零電位，零電位，零電位。10、對同一組合邏輯電路，分別使用正邏輯和負邏輯，其表達式（ ） 互為反函數(shù)；

33、互為對偶式； 相等； 答案都不正確。11、為實現(xiàn)，下列電路接法正確的是（ ）。12、扇出系數(shù)（NO）是指邏輯門電路（ ）。 輸出電壓與輸入電壓之間的關(guān)系數(shù)；輸出電壓與輸入電流之間的關(guān)系數(shù)；輸出端能帶同類門的個數(shù)；輸入端數(shù)。13、下列門電路工作速度最快的一種是（ ）。TTL ； CMOS ；NMOS ； PMOS ；14、TTL與非門三輸入端A，B，C，在A端接一電阻到地，要實現(xiàn)，RA的取值應(yīng)（ ）。小于700； 大于2K；小于2K； 可值任意值。15、為實現(xiàn)數(shù)據(jù)傳輸?shù)目偩€結(jié)構(gòu)，要選用（ ）門電路?；蚍牵?OC；三態(tài)； 與或非。16、同或邏輯Z對應(yīng)的邏輯圖是（ ）。17、輸出端可直接連在一起實現(xiàn)

34、“線與”邏輯功能的門電路是（ ）。與非門； 或非門；OC門； 三態(tài)門。18、對TTL與非門多余輸入端的處理，不能將它門（ ）。與有用輸入端連在一起； 懸空；接正電源； 接地。19、為實現(xiàn)如下圖的TTL電路輸出端所表示的功能，則其中（ ）是不正確接連。20、TTL與非門的關(guān)門電平0.7V，開門電平為1.9V，當其輸入低電平為0.4V，輸入高電平為3.2V時，其低電平噪聲容限為（ ）1.2V； 1.2V；0.3V； 1.5V。21、如圖電路是（ ）。 CMOS或非門； CMOS與非門； NMOS與非門； NMOS或非門；22、所謂三極管工作在倒置狀態(tài)，是指三極管（ ）。發(fā)射結(jié)正偏，集電結(jié)反偏； 發(fā)

35、射結(jié)正偏，集電結(jié)正偏；發(fā)射結(jié)反偏，集電結(jié)正偏； 發(fā)射結(jié)反偏，集電結(jié)反偏。23、TTL與非門的關(guān)門電平為0.7V，開門電平為1.9V，當其輸入低電平為0.4V,輸入高電平為3.2V時，其輸入高電平噪聲容限為（ ）。1.1V； 1.3V；1.2V； 1.5V。24、兩輸入變量A，B的邏輯門，根據(jù)輸出波形F，應(yīng)該屬于（ ）。 與非門；或非門；同或門；與門。25、下列電路完成的邏輯功能是（ ）。 26、下圖電路實現(xiàn)的邏輯功能是（ ）。 ； ； ； 。27、函數(shù)的最簡與或式為（ ）。1； 0； AB； 28、函數(shù)F=AB+BC+AC與（ ）。相等； 互為反函數(shù)；互為對偶式； 答案都不正確。29、邏輯函數(shù)

36、，當ABC的取值為（ ）時，F(xiàn)=1。000； 011； 101； 111。30、函數(shù)的最簡與或式為（ ）。0； ABC； C31、函數(shù)的最簡與或表達式為（ ）。1； ； A+B+C；ABC32、函數(shù)的最簡與非實現(xiàn)是（ ）。； ； 。33、函數(shù)的或與式是（ ）。； F=(B+C)(B+D)(A+D);； 34、函數(shù)的簡化與或表達式是（ ）。； ； 35、函數(shù)的最簡或與表達式是（ ）。； ； F=C（A+B）36、函數(shù)F=åm(3,4,5,7,9,13,14,15)+åd(1,10,11)的最簡與或式為（ ）。D=D+AC； ； 。37、AÅB與（ ）?；榉春瘮?shù)；

37、互為對偶式； 相等； 答案都不正確。38、邏輯函數(shù)的反函數(shù)為（ ）。； ； 。39、邏輯函數(shù)的最簡與或式是（ ）。AB+C； AB； A+C； 。40、能使邏輯函數(shù)為零的變量（順序ABC）組合是（ ）。011，110，101 010，001，100110，101，011 110，101，11141、函數(shù)（ ）?；榉春瘮?shù) 互為對偶式相等 答案均不正確42、函數(shù)F(A,B,C,D)=åm(0,1,2,4,5,10)+åd(8,9,12,13,14,15)的最簡與或表達式為（ ）。 43、將具有約束條件的邏輯函數(shù)F=åm(0,2,3,4,6,7,9)化為最簡與或式結(jié)果

38、應(yīng)為（ ）。 44、下列函數(shù)中（ ）式是函數(shù)的最小項表達式。 45、函數(shù)是最簡（ ）表達式。或與 與或非 與非與非 或非或非46、函數(shù)F=（A+AB+ABC）·（A+B+C）的最簡與或式是（ ）。A+B+C A ABC B47、函數(shù)（ ）。相等 互為反函數(shù) 互為對偶式 答案都不對48、函數(shù)的最簡與或式為（ ）。AC BC C49、函數(shù)（ ）。相等 互為反函數(shù) 互為對偶式 答案都不對50、函數(shù)的最簡與或式為（ ）。ABC ABD BD B51、函數(shù)F=åm（5,6,7,8,9）+åd(10,11,12,13,14,15)的最簡與或式為（ ）。 A+B A+BC+BD A52、函數(shù)(6)的最簡與或式是（ ）。 F=AC+BCF=AC+BC+AB 53、下列電路完成的或非邏輯運算是（ ） 54、邏輯函數(shù)的最簡與非實現(xiàn)的表達式是（ ）。 55、能使邏輯函數(shù)F=AÅBÅCÅD均為1的輸入變量組合是（ ）。1101，0001，0100，1000 1100，1110，1010，10111110，0110，0