《計(jì)算機(jī)組成原理》電子課件輸入輸出設(shè)備與輸入輸出

1、計(jì)算機(jī)組成原理電子課件計(jì)算機(jī)組成原理電子課件第第5 5章輸入輸出設(shè)備與章輸入輸出設(shè)備與輸入輸出系統(tǒng)輸入輸出系統(tǒng)重慶電大重慶電大 輸入設(shè)備輸入設(shè)備輸出設(shè)備輸出設(shè)備入出接口和總線入出接口和總線外存設(shè)備外存設(shè)備主存儲(chǔ)器主存儲(chǔ)器高速緩存高速緩存控控 制制 器器運(yùn)運(yùn) 算算 器器第第4章章第第5章章第第3章章第第2章章計(jì)算機(jī)硬件系統(tǒng)計(jì)算機(jī)硬件系統(tǒng)第五章內(nèi)容輔導(dǎo)第五章內(nèi)容輔導(dǎo) 第五兩章的教學(xué)內(nèi)容占全部第五兩章的教學(xué)內(nèi)容占全部教學(xué)內(nèi)容的教學(xué)內(nèi)容的 20% 20% 。 涉及概念性的知識(shí)比較多，涉及概念性的知識(shí)比較多，原理性的內(nèi)容一般理解即可；原理性的內(nèi)容一般理解即可； 實(shí)用性的知識(shí)較多，有些線實(shí)用性的知識(shí)較多，

2、有些線路或設(shè)備組成實(shí)例，勿背。路或設(shè)備組成實(shí)例，勿背。第五章內(nèi)容概要第五章內(nèi)容概要直控直控 中斷中斷 DMADMA， 總線總線 接口接口 與設(shè)備與設(shè)備主總主總 局部局部 慢擴(kuò)展，周期慢擴(kuò)展，周期 方式方式 等待催等待催識(shí)別識(shí)別 緩沖緩沖 和狀態(tài)，控制和狀態(tài)，控制 中斷中斷 等相隨等相隨一般組成一般組成 和和 原理，顯示原理，顯示 鍵盤鍵盤 打印機(jī)打印機(jī)第第 五五 章章輸入輸入 / / 輸出系統(tǒng)輸出系統(tǒng) 和和 輸入輸入 / / 輸出設(shè)備輸出設(shè)備 1. 1. 輸入輸入 / / 輸出設(shè)備概述輸出設(shè)備概述 2. 2. 常用常用 輸入設(shè)備組成與運(yùn)行原理輸入設(shè)備組成與運(yùn)行原理 : : 終端終端 鍵盤鍵盤

3、鼠標(biāo)鼠標(biāo) 3. 3. 常用常用 輸出設(shè)備組成與運(yùn)行原理輸出設(shè)備組成與運(yùn)行原理 : : 終端終端 顯示器顯示器 打印機(jī)（針式打印機(jī)（針式 噴墨式噴墨式 激光）激光） 4. 4. 輸入輸入 / / 輸出系統(tǒng)概述輸出系統(tǒng)概述 5. 5. 計(jì)算機(jī)的總線：總線構(gòu)成計(jì)算機(jī)的總線：總線構(gòu)成 總線周期總線周期 運(yùn)行方式運(yùn)行方式 等待狀態(tài)等待狀態(tài) 6. 6. 接口電路：接口電路的功能、接口電路：接口電路的功能、 一般組成，串行口實(shí)例一般組成，串行口實(shí)例 7. 7. 常用的輸入常用的輸入/ /輸出方式輸出方式 8. 8. 中斷中斷 和和 DMADMA的的 處理過程處理過程 輸入輸入/ /輸出子系統(tǒng)輸出子系統(tǒng)總線：

4、總線： 連接計(jì)算機(jī)各功能部件的連接計(jì)算機(jī)各功能部件的 邏輯電路和連線，包括管理邏輯電路和連線，包括管理 信息傳輸規(guī)則的電路被稱為信息傳輸規(guī)則的電路被稱為 總線。總線。幾個(gè)概念及術(shù)語幾個(gè)概念及術(shù)語三種總線：三種總線： 數(shù)據(jù)總線：傳輸數(shù)據(jù)，速度與位數(shù)數(shù)據(jù)總線：傳輸數(shù)據(jù)，速度與位數(shù) 地址總線：傳輸?shù)刂罚粩?shù)地址總線：傳輸?shù)刂?，位?shù) 控制總線：指明總線周期的類型和控制總線：指明總線周期的類型和 一次入一次入/ /出操作完成的時(shí)刻等信息出操作完成的時(shí)刻等信息幾個(gè)概念及術(shù)語幾個(gè)概念及術(shù)語 總線周期的類型總線周期的類型: : 內(nèi)存讀內(nèi)存讀 內(nèi)存寫內(nèi)存寫 外設(shè)讀外設(shè)讀 外設(shè)寫外設(shè)寫 中斷中斷 和和 DMADM

5、A幾個(gè)概念及術(shù)語幾個(gè)概念及術(shù)語 總線周期：正總線周期：正 常常 總總 線線 周周 期：期： 一次地址時(shí)間和一次地址時(shí)間和 一次數(shù)據(jù)時(shí)間一次數(shù)據(jù)時(shí)間 BURSTBURST總線周期：總線周期：一次地址時(shí)間和多次數(shù)據(jù)時(shí)間一次地址時(shí)間和多次數(shù)據(jù)時(shí)間 總線的等待狀態(tài)：總線的等待狀態(tài)： 增加的數(shù)據(jù)時(shí)間被稱增加的數(shù)據(jù)時(shí)間被稱為總線的等待狀態(tài)。為總線的等待狀態(tài)。 影響系統(tǒng)的運(yùn)行效率。影響系統(tǒng)的運(yùn)行效率。單總線和多總線結(jié)構(gòu)單總線和多總線結(jié)構(gòu)早期的計(jì)算機(jī)，如早期的計(jì)算機(jī)，如 DEC 公司的公司的 PDP-11 只使用一組總線，包括數(shù)據(jù)總線，只使用一組總線，包括數(shù)據(jù)總線，地址總線，控制總線。地址總線，控制總線。其優(yōu)

6、點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，成本低廉，其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，成本低廉， 缺點(diǎn)是運(yùn)行效率低。缺點(diǎn)是運(yùn)行效率低。CPU主存主存輸入輸入設(shè)備設(shè)備輸出輸出設(shè)備設(shè)備總線總線多多( 2 或或 3 )總線結(jié)構(gòu)總線結(jié)構(gòu)當(dāng)前計(jì)算機(jī)通常采用多總線結(jié)構(gòu)當(dāng)前計(jì)算機(jī)通常采用多總線結(jié)構(gòu)CPU主存主存擴(kuò)展總線擴(kuò)展總線控制線路控制線路I/O設(shè)備設(shè)備1I/O設(shè)備設(shè)備2處理機(jī)總線處理機(jī)總線32MHz4B8BISA / EISA8.33MHz 1 , 2 , 4 B 二總線結(jié)構(gòu)二總線結(jié)構(gòu) . . . . .多多( 2 或或 3 )總線結(jié)構(gòu)總線結(jié)構(gòu)-CPU主存主存PCI橋橋I/O設(shè)備設(shè)備1I/O設(shè)備設(shè)備2處理機(jī)總線處理機(jī)總線66MHz4B8BISA

7、/ EISA8.33MHz 1 , 2 , 4 B 三總線結(jié)構(gòu)三總線結(jié)構(gòu) . . . . .PCI BUS 33MHz 4B擴(kuò)展總線擴(kuò)展總線控制線路控制線路I/O設(shè)備設(shè)備3I/O設(shè)備設(shè)備4接快速設(shè)備接快速設(shè)備接慢速設(shè)備接慢速設(shè)備通用可編程接口電路通用可編程接口電路通通 用用 : : 能有多種用法與入能有多種用法與入/ /出功能出功能可編程可編程: : 能通過指令指定接口的功能能通過指令指定接口的功能 和運(yùn)行控制參數(shù)等和運(yùn)行控制參數(shù)等通用可編程接口電路通用可編程接口電路接口內(nèi)的組成部分接口內(nèi)的組成部分: :設(shè)備識(shí)別線路設(shè)備識(shí)別線路 數(shù)據(jù)緩沖寄存器（輸入數(shù)據(jù)緩沖寄存器（輸入/ /輸出）輸出）控制寄

8、存器控制寄存器 狀態(tài)寄存器狀態(tài)寄存器通用可編程接口電路通用可編程接口電路中斷電路中斷電路 ( (中斷觸發(fā)器中斷觸發(fā)器, ,中斷中斷屏蔽觸發(fā)器屏蔽觸發(fā)器 等等) )電平轉(zhuǎn)換及串行電平轉(zhuǎn)換及串行/ /并并行轉(zhuǎn)換電路等行轉(zhuǎn)換電路等常用的輸入常用的輸入/ /輸出方式輸出方式程序直接控制方式程序直接控制方式( (狀態(tài)循環(huán)狀態(tài)循環(huán)查詢查詢) )簡(jiǎn)單，簡(jiǎn)單，CPUCPU效率低，效率低，CPUCPU、外、外設(shè)串行設(shè)串行程序中斷傳送方式程序中斷傳送方式CPUCPU利用效率略高，利用效率略高，CPUCPU、外、外設(shè)并行設(shè)并行常用的輸入常用的輸入/ /輸出方式輸出方式直接內(nèi)存訪問方式直接內(nèi)存訪問方式 (DMA)(D

9、MA)外設(shè)直接訪問內(nèi)存，外設(shè)直接訪問內(nèi)存， CPUCPU利利用率更高用率更高I / O I / O 通道控制方式通道控制方式外圍處理機(jī)方式外圍處理機(jī)方式有關(guān)中斷的概念與術(shù)語有關(guān)中斷的概念與術(shù)語中斷源及分類中斷源及分類: : 內(nèi)內(nèi)/ /外中斷外中斷 軟件中斷軟件中斷中斷優(yōu)先級(jí)中斷優(yōu)先級(jí) 中斷請(qǐng)求中斷請(qǐng)求 中斷響應(yīng)中斷響應(yīng)禁止禁止( (開開/ /關(guān)關(guān)) )中斷中斷 中斷屏蔽中斷屏蔽 中斷嵌套中斷嵌套有關(guān)中斷的概念與術(shù)語有關(guān)中斷的概念與術(shù)語 中段處理過程中段處理過程:關(guān)中斷關(guān)中斷 保存斷點(diǎn)和現(xiàn)場(chǎng)保存斷點(diǎn)和現(xiàn)場(chǎng)判中斷源并轉(zhuǎn)入中斷服務(wù)程序判中斷源并轉(zhuǎn)入中斷服務(wù)程序 開中斷開中斷 執(zhí)行中斷服務(wù)程序執(zhí)行中斷

10、服務(wù)程序關(guān)中斷關(guān)中斷 恢復(fù)現(xiàn)場(chǎng)和斷點(diǎn)恢復(fù)現(xiàn)場(chǎng)和斷點(diǎn)開中斷開中斷 返回?cái)帱c(diǎn)返回?cái)帱c(diǎn)DMA 的概念與處理的概念與處理DMA DMA 是在高速外設(shè)和是在高速外設(shè)和 主存儲(chǔ)器之間自動(dòng)成批主存儲(chǔ)器之間自動(dòng)成批 傳送信息、以盡量減少傳送信息、以盡量減少 CPU CPU 干預(yù)的入干預(yù)的入/ /出方式出方式. . DMA DMA 卡上應(yīng)包括卡上應(yīng)包括 通用接口卡的全部組成部分通用接口卡的全部組成部分, , 并多出如下內(nèi)容并多出如下內(nèi)容: : 主存地址寄存器，傳送字?jǐn)?shù)計(jì)數(shù)器主存地址寄存器，傳送字?jǐn)?shù)計(jì)數(shù)器 DMA DMA 控制邏輯控制邏輯 : DMA : DMA 請(qǐng)求請(qǐng)求 DMADMA響應(yīng)響應(yīng) DMADMA工作方

11、式工作方式 DMADMA優(yōu)先級(jí)及排隊(duì)邏輯優(yōu)先級(jí)及排隊(duì)邏輯 等等一次完整的一次完整的 DMA DMA 傳送過程傳送過程 DMA DMA 預(yù)處理預(yù)處理CPU CPU 向向 DMA DMA 送命令送命令, ,如如 DMA DMA 方式，方式，主存地址，傳送的字?jǐn)?shù)等，主存地址，傳送的字?jǐn)?shù)等， 之后之后 CPU CPU 執(zhí)行原來的程序執(zhí)行原來的程序DMA DMA 控制在控制在 I/O I/O 設(shè)備與主設(shè)備與主存間交換數(shù)據(jù)存間交換數(shù)據(jù)準(zhǔn)備一個(gè)數(shù)據(jù)準(zhǔn)備一個(gè)數(shù)據(jù), , 向向CPUCPU發(fā)發(fā)DMADMA請(qǐng)求請(qǐng)求, ,取得總線控制權(quán)，取得總線控制權(quán)，進(jìn)行數(shù)據(jù)傳送，修改卡上進(jìn)行數(shù)據(jù)傳送，修改卡上主存地址，主存地址，

12、 修改字?jǐn)?shù)計(jì)數(shù)器內(nèi)且修改字?jǐn)?shù)計(jì)數(shù)器內(nèi)且檢查其值是否為零檢查其值是否為零, , 不為零則繼續(xù)傳送，不為零則繼續(xù)傳送， 若已為零，則向若已為零，則向 CPU CPU 發(fā)中斷請(qǐng)求發(fā)中斷請(qǐng)求. 第五章作業(yè)第五章作業(yè) 第五章習(xí)題中的第五章習(xí)題中的 第第2 2題，題， 第第 4 4題，第題，第 9 9題，題， 第第1414題，第題，第1515題，第題，第1919題題 第第2727題，第題，第2929題。題。 （8 8個(gè)作業(yè)題均必做）個(gè)作業(yè)題均必做） 附：使用串行接口的教學(xué)實(shí)驗(yàn)附：使用串行接口的教學(xué)實(shí)驗(yàn)(1) (1) 教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹教學(xué)實(shí)驗(yàn)計(jì)算機(jī)介紹 教學(xué)計(jì)算機(jī)上有教學(xué)計(jì)算機(jī)上有串行接口，串行接口， 8 8位并行與主機(jī)交換信息，位并行與主機(jī)交換信息， 串行地和串行地和PCPC仿真終端通信，仿真終端通信， 用用ININ、OUTOUT指令完成入出，指令完成入出， 采用狀態(tài)