海思方案 HI3518E平臺ISP調(diào)試環(huán)境搭建

1、3518E平臺的搭建海思的SDK提供了ISP調(diào)試的相關(guān)工具，降低了IPC開發(fā)ISP調(diào)試的難度。初次搭建ISP調(diào)試環(huán)境，記錄一下。 硬件平臺：HI3518E_OV9732工具包：PQ_TOOL     (Hi3518E_V100R001C01SPC0A001.softwarepcPQ_TOOL)文件說明：Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz 設(shè)備端工具 ； PQTools_V3.7.5.zip PC端工具環(huán)境搭建步驟：（1）將Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz拷貝至nfs共享目錄名，解壓后運(yùn)

2、行HiIspTool.sh腳本倘若用海思自帶的工具出圖像并調(diào)節(jié)ISP運(yùn)行：#./HiIspTool.sh -a -p ov9732_720p_line.ini ps一下可以看到兩個進(jìn)程696 adminlvj 58488 S    ./ittb_stream -p ov9732_720p_line.ini699 adminlvj 19676 S    ./ittb_control倘若運(yùn)行自己的工程出圖像了，這時只需要運(yùn)行一下命令即可。#./HiIspTool.sh -aps一下可以看到一個進(jìn)程699 adminlvj 19676 S  

3、;  ./ittb_control（2）PC端直接解壓PQTools_V3.7.5.zip，運(yùn)行HiPQTools.exe，輸入選擇sdk版本Hi3518_MPP_V1.0.A.0 ，輸入設(shè)備IP，就可以連接上攝像頭倘若運(yùn)行了ittb_stream，可以PC端軟件上打開視頻圖像窗口連接成功，至此，最簡單的ISP調(diào)試環(huán)境搭建就完成了。復(fù)雜的就是后面的ISP調(diào)節(jié)過程了。備注：運(yùn)行腳本的時候可能會報錯，查看相關(guān)打印信息，將錯誤消除。當(dāng)前產(chǎn)品我們用的是HI3518E+OV9732，SDK中并沒有提供相關(guān)的sensor庫和相關(guān)的config文件，所以運(yùn)行報錯了！解決：將OV9732sensor

4、庫拷貝至Hi3518_ITTB_MPP2_V1.0.A.0/libs/下，將ov9732_720p_line.ini拷貝至Hi3518_ITTB_MPP2_V1.0.A.0/configs/下附錄：ov9732_720p_line.iniplain view plaincopyprint?1. sensor  2. Sensor_type   =ov9732               

5、           the type of sensor  3. Mode          =0                    

6、           LINE mode,mode = 0 ,WDR mode,mode =1  4. DllFile   =libs/libsns_ov9732.so               LineDllFile 

7、;path  5.   6. vi_dev  7. Input_mod =2    VI_INPUT_MODE_BT656 = 0  8.                 VI_INPUT_MODE_BT601,  9.     

8、            VI_INPUT_MODE_DIGITAL_CAMERA  10.   11. Work_mod =0     VI_WORK_MODE_1Multiplex = 0  12.   13.          

9、;       VI_WORK_MODE_2Multiplex,  14.   15.                 VI_WORK_MODE_4Multiplex  16.   17. Combine_mode =0 Y/C composite 

10、or separation mode  18.   19.                 VI_COMBINE_COMPOSITE = 0 /*Composite mode */  20.   21.        &

11、#160;        VI_COMBINE_SEPARATE,     /*Separate mode */  22.   23. Comp_mode    =0 Component mode (single-component or dual-component)  24.  

12、60;25.                 VI_COMP_MODE_SINGLE = 0, /*single component mode */  26.   27.               

13、  VI_COMP_MODE_DOUBLE = 1, /*double component mode */  28.   29. Clock_edge   =1 Clock edge mode (sampling on the rising or falling edge)  30.   31.  

14、               VI_CLK_EDGE_SINGLE_UP=0, /*rising edge */  32.   33.                 VI_CLK_EDGE_SINGLE_DOWN,&#

15、160;/*falling edge */  34.   35. Mask_num     =2 Component mask  36.   37. Mask_0       =0xFFC00000     38.   39. Mask_1    &

16、#160;  =0x0  40.   41. Scan_mode    = 1;VI_SCAN_INTERLACED = 0  42.   43.                 VI_SCAN_PROGRESSIVE,  44.  

17、60;45. Data_seq     =2 data sequence (ONLY for YUV format)  46.   47.                 -2th component U/V sequence in bt1

18、120  48.   49.                     VI_INPUT_DATA_VUVU = 0,  50.   51.              &#

19、160;      VI_INPUT_DATA_UVUV,  52.   53.                 -input sequence for yuv  54.   55.        &

20、#160;            VI_INPUT_DATA_UYVY = 0,  56.   57.                     VI_INPUT_DATA_VYUY,  58.

21、60; 59.                     VI_INPUT_DATA_YUYV,  60.   61.                    &#

22、160;VI_INPUT_DATA_YVYU  62.   63.                   64.   65. Vsync   =1       vertical synchronization signal 

23、0;66.   67.                 VI_VSYNC_FIELD = 0,   68.   69.                 VI_VSYNC_PULSE,

24、0; 70.   71. VsyncNeg=0      Polarity of the vertical synchronization signal  72.   73.                 VI_VSYNC_NEG_HIGH =&#

25、160;0,   74.   75.                 VI_VSYNC_NEG_LOW /*if VIU_VSYNC_E   76.   77. Hsync  =0       Attribute of&

26、#160;the horizontal synchronization signal  78.   79.                 VI_HSYNC_VALID_SINGNAL = 0,  80.   81.        

27、0;        VI_HSYNC_PULSE,  82.   83. HsyncNeg =0     Polarity of the horizontal synchronization signal  84.   85.         

28、60;       VI_HSYNC_NEG_HIGH = 0,   86.   87.                 VI_HSYNC_NEG_LOW  88.   89. VsyncValid =0   Attri

29、bute of the valid vertical synchronization signal  90.   91.                 VI_VSYNC_NORM_PULSE = 0,  92.   93.     

30、60;           VI_VSYNC_VALID_SINGAL,   94.   95. VsyncValidNeg =0;Polarity of the valid vertical synchronization signal  96.   97.      

31、0;          VI_VSYNC_VALID_NEG_HIGH = 0,  98.   99.                 VI_VSYNC_VALID_NEG_LOW   100.   101. Timingblan

32、k_HsyncHfb =0     Horizontal front blanking width  102.   103. Timingblank_HsyncAct =1280  Horizontal effetive width  104.   105. Timingblank_HsyncHbb =0     Ho

33、rizontal back blanking width  106.   107. Timingblank_VsyncVfb =0     Vertical front blanking height  108.   109. Timingblank_VsyncVact =720  Vertical effetive width 

34、0;110.   111. Timingblank_VsyncVbb=0      Vertical back blanking height  112.   113. Timingblank_VsyncVbfb =0    Even-field vertical front blanking height(interlace, invalid&#

35、160;progressive)  114.   115. Timingblank_VsyncVbact=0    Even-field vertical effetive width(interlace, invalid progressive)  116.   117. Timingblank_VsyncVbbb =0    Even-field vertical

36、 back blanking height(interlace, invalid progressive)  118.   119.   120.   121. ;- only for bt656 -  122. FixCode   =0    BT656_FIXCODE_1 = 0,  123.

37、  124.                 BT656_FIXCODE_0   125.   126. FieldPolar=0    BT656_FIELD_POLAR_STD = 0  127.   128.     

38、60;           BT656_FIELD_POLAR_NSTD  129.   130. DataPath  =1    ISP enable or bypass  131.   132.           

39、      VI_PATH_BYPASS    = 0,/* ISP bypass */  133.   134.                 VI_PATH_ISP       =&#

40、160;1,/* ISP enable */  135.   136.                 VI_PATH_RAW       = 2,/* Capture raw data, for debug */ &#

41、160;137.   138. InputDataType=1 VI_DATA_TYPE_YUV = 0,VI_DATA_TYPE_RGB = 1,  139.   140. DataRev      =FALSE Data reverse. FALSE = 0; TRUE = 1  141.   142.

42、  143. vi_chn  144.   145. CapRect_X    =0   146.   147. CapRect_Y    =0  148.   149. CapRect_Width=1280  150.   151. CapRect_Height=720  152.   

43、153. DestSize_Width=1280  154.   155. DestSize_Height=720  156.   157. CapSel       =2 Frame/field select. ONLY used in interlaced mode  158.       &#

44、160;         VI_CAPSEL_TOP = 0,                  /* top field */  159.           

45、;      VI_CAPSEL_BOTTOM,                   /* bottom field */  160.              

46、0;  VI_CAPSEL_BOTH,                     /* top and bottom field */  161.              

47、;     162. PixFormat    =19                                   163.   1

48、64.   165.   166. SrcFrameRate=-1 Source frame rate. -1: not controll  167.   168. FrameRate   =-1 Target frame rate. -1: not controll  169.   170.   171.

49、vpss_group  172. Vpss_DrEn   =FALSE  173.   174. Vpss_DbEn   =FALSE  175.   176. Vpss_IeEn   =TRUE  177.   178. Vpss_NrEn   =TRUE  179.   180. Vpss_Hi

50、stEn =TRUE  181.   182. Vpss_DieMode=0  Define de-interlace mode  183.   184.                 VPSS_DIE_MODE_AUTO  = 0,  185.  

51、; 186.                 VPSS_DIE_MODE_NODIE = 1,  187.   188.                 VPSS_DIE_MODE_DIE  

52、; = 2,  189.   190. vpss_chn  191. Vpss_W    =1280  192. Vpss_H    =720  193.   194. isp_image  195.   196. Isp_W      =1280  197.

53、   198. Isp_H      =720  199.   200. Isp_FrameRate=30  201.   202. Isp_Bayer  =3   BAYER_RGGB=0, BAYER_GRBG=1, BAYER_GBRG=2, BAYER_BGGR=3   203.   204.   205. isp_timing  206.   207. Isp_WndMode=0   WIND_NONE= 0,WIND_HOR= 1,WIND_VER= 2,WIND_ALL= 3,  208.   209. Isp_HorWndStart=0    210.   211. Isp_Hor