PCB布線的前期工作總結(jié)超實(shí)用

1、PCB布線無疑是整個(gè)PCB設(shè)計(jì)中耗時(shí)最長的，但是除了布線之外的其他工作也相當(dāng)重要，因?yàn)檫@些看似簡單的工作卻有規(guī)律可循，而且如果你適當(dāng)?shù)淖隽诉@些工作，那么對于整個(gè)設(shè)計(jì)工作來說可以說是事半功倍！一：設(shè)置PCB工作環(huán)境 pads中設(shè)置工作環(huán)境 1. 設(shè)置繪圖單位基準(zhǔn) tooloptiondesign units2. 畫板框 drafting toolbarboard outline and cutout 或者直接導(dǎo)入結(jié)構(gòu)提供的emn文件，fileimport3.導(dǎo)入結(jié)構(gòu)圖紙，設(shè)置禁布器件區(qū)或者禁止布線區(qū)4.設(shè)置層數(shù) setuplayer definition5. 標(biāo)注尺寸: demensioning

2、 toolbar6.設(shè)置布線規(guī)則 setupdesign rules7.設(shè)置層對 setupdrill pairs8.設(shè)置所需過孔的封裝 setuppadstackvia Allegro中設(shè)置工作環(huán)境 1. 設(shè)置繪圖尺寸:SetupDrawing Size2. 畫板框:Class: BOARD GEOMETRY Subclass: OUTLINEAddLine 用 “X 橫坐標(biāo) 縱坐標(biāo)” 的形式來定位畫線3.畫Route Keepin:SetupAreasRoute Keepin用 “X 橫坐標(biāo) 縱坐標(biāo)” 的形式來定位畫線4.導(dǎo)角: 導(dǎo)圓角 Edit Fillet 目前工藝要求是圓角 或 在右

3、上角空白部分點(diǎn)擊鼠標(biāo)右鍵選Design Prep選Draft Fillet小圖標(biāo)導(dǎo)斜角EditChamfer 或 在右上角空白部分惦記點(diǎn)擊鼠標(biāo)右鍵選Design Prep選Draft Fillet 小圖標(biāo)最好在畫板框時(shí)就將角倒好,用絕對坐標(biāo)控制畫板框,ROUTE KEEPIN,ANTIETCH,ANTIETCH可以只畫一層,然后用EDIT/COPY,而后 EDIT/CHANGE編輯至所需層即可.5. 標(biāo)注尺寸: 在右上角空白部分惦記點(diǎn)擊鼠標(biāo)右鍵選DraftingClass: BOARD GEOMETRY Subclass: Dimension圓導(dǎo)角要標(biāo)注導(dǎo)角半徑.在右上角點(diǎn)擊右鍵選Drafti

4、ng,會(huì)出現(xiàn)有關(guān)標(biāo)注的各種小圖標(biāo)ManufactureDimension/DraftParameters進(jìn)入Dimension Text設(shè)置在標(biāo)注尺寸時(shí),為了選取兩個(gè)點(diǎn),應(yīng)該將Find中有關(guān)項(xiàng)關(guān)閉,否則測量的 會(huì)是選取的線段注:不能形成封閉尺寸標(biāo)注6.加光標(biāo)定位孔:PlaceBy SymbolPackage,如果兩面都有貼裝器件,則應(yīng)在正反兩面都加光標(biāo)定位孔,在在庫中名字為ID-BOARD.如果是反面則要鏡像.EditMirror定位光標(biāo)中心距板邊要大于 8mm.7. 添加安裝孔:PlaceBy SymbolPackage,工藝要求安裝孔為3mm.在庫中名字為HOLE1258.設(shè)置安裝孔屬性:

5、ToolsPADSTACKModify若安裝孔為橢圓形狀,因?yàn)樵谟≈瓢逶O(shè)計(jì)時(shí)只有焊盤可以設(shè)成橢圓,而鉆孔只可能設(shè)成圓形,需要另外加標(biāo)注將其擴(kuò)成橢圓,應(yīng)在尺寸標(biāo)注時(shí)標(biāo)出其長與寬. 應(yīng)設(shè)成外徑和Drill同大,且Drill 不金屬化9. 固定安裝孔:EditProperty選擇目標(biāo)選擇屬性FixedApplyOK10.設(shè)置層數(shù)SetupCross-Section11.設(shè)置顯示顏色DisplayColour/Visibility可以把當(dāng)前的顯示存成文件:ViewImage Save,以后可以通過ViewImage Restore調(diào)入,生成的文件以view為后綴,且此文件應(yīng)該和PCB文件存在同一目錄下

6、。12.設(shè)置繪圖參數(shù)SetupDrawing Options Display中的Thermal Pads和Filled Pads and Cline Endcaps應(yīng)該打開13.設(shè)置布線規(guī)則，Allegro 擁有完善的 Constraint 設(shè)定，用戶只須按要求設(shè)定好布線規(guī)則，在布線時(shí)不違反 DRC 就可以達(dá)到布線的設(shè)計(jì)要求，從而節(jié)約了煩瑣的人工檢查時(shí)間，提高了工作效率！更能夠定義最小線寬或線長等參數(shù)以符合當(dāng)今高速電路板布線的種種需求。而這些 規(guī)則數(shù)據(jù)的經(jīng)驗(yàn)值均可重復(fù)使用在相同性質(zhì)的電路板設(shè)計(jì)上。SetupConstraints Set Standard Values設(shè)置Line Width

7、,Default ViaSpacing Rules SetSet Values設(shè)置Pin to Pin ,Line to Pin,Line to Line等值最后，值得強(qiáng)調(diào)的是無論是pads還是allegro，每一類板子的工作環(huán)境都是大致相同，可以設(shè)置一種工作模板，那么以后新項(xiàng)目就不用重新設(shè)置了，都可以重復(fù)使用在相同性質(zhì)的電路板設(shè)計(jì)上，這樣即節(jié)省時(shí)間，又能使自己的工作具有一定的“一致性”，不會(huì)每次做的板子都有點(diǎn)不同。二：導(dǎo)入網(wǎng)表 網(wǎng)絡(luò)表（Netlist）是溝通電路原理圖和Layout實(shí)際板子的橋梁網(wǎng)絡(luò)表包含的內(nèi)容有零件Pin的連接線關(guān)系以及零件的包裝等基本信息，通過網(wǎng)絡(luò)表的導(dǎo)入除了可以把一基本

8、信息帶到PCBLayout中，還可以把一些layout時(shí)用到的設(shè)定、約束通過網(wǎng)絡(luò)表帶到PCB設(shè)計(jì)中，使工程師在設(shè)計(jì)電路時(shí)就可以大致了解PCB板子上的布線情況，從而也節(jié)省了Layout工程師的時(shí)間，提高了工作效率！例如：電子工程師可以在原理圖中把一些Power線設(shè)定好最小線寬，這樣用新轉(zhuǎn)法時(shí)就可以直接把設(shè)定帶入Allegro，可以防止Layout工程師疏忽忘了設(shè)定走線沒有達(dá)到要求。 pads中導(dǎo)入網(wǎng)表 pads中導(dǎo)入網(wǎng)表相對比較簡單在logic中點(diǎn)擊toolpads layout出現(xiàn)以下對話框：然后點(diǎn)擊send netlist即可下面我說一下幾點(diǎn)要注意的地方：（1）如果導(dǎo)入出現(xiàn)元件丟失，或者需要

9、檢查是否導(dǎo)入成功，那么可以用上面對話框中的Compare PCB來查看，點(diǎn)擊后會(huì)出現(xiàn)一個(gè)記事本，在此記事本中查看PART DIFFERENCES 和 NET DIFFERENCES 有無異常，根據(jù)提示，一般就能發(fā)現(xiàn)原因。（2）假如建part type時(shí)將器件設(shè)置為不是eco registered part，那么此器件如果在原理圖中被調(diào)用，那么在layout中導(dǎo)入網(wǎng)表，是不會(huì)出現(xiàn)的，即便是所有庫的屬性都存在，也是不行的。解決辦法是將eco registered part屬性勾選，如下圖：（3）有的設(shè)計(jì)者如果在改板時(shí)，用eco to pcb完成網(wǎng)表導(dǎo)入，如果沒有勾選compre pcb decal

10、 assignment（如下圖），那么如果你在原理圖中更改了某個(gè)part type的pcb decal，那么此pcb decal不會(huì)根據(jù)你的意愿在pcb中被替換的，結(jié)果是失敗！解決方法就是將此處勾選?。?）有的pcb庫如果是在max layer模式下建立的，那么導(dǎo)入網(wǎng)表時(shí)，要將pcblayout中的層設(shè)置為max layer，才能導(dǎo)入 Allegro中導(dǎo)入網(wǎng)表 具體的操作步驟我就不詳細(xì)說了，用下面一張圖一帶而過下面我說一下幾點(diǎn)要注意的地方：（1）元器件的封裝要在原理圖中適當(dāng)?shù)闹付?，指定時(shí)不要填寫后綴名，如R0402不要填寫R0402.dra否則會(huì)導(dǎo)入網(wǎng)表不成功（2）在原理圖中建庫時(shí)，同一Part中的 pin Name和Number是不能重復(fù)的，只有當(dāng)Pin Type為Power是Pin Name才允許相同，否則會(huì)報(bào)錯(cuò)（3）在allegro中要指定好庫的位置，具體位置在setupuser preferencesdesign