數(shù)字電子模擬試卷2015

1、數(shù)字電子模擬試卷2015一、填空題 ( 每空 1 分，共 10 分 )1. 十進制數(shù) 128 對應(yīng)的二進制數(shù)是 ，對應(yīng) 8421BCD 碼是 _ ，對應(yīng)的十六進制數(shù)是 _ 。2. 拉電流負(fù)載是門電路輸出為_電平時的負(fù)載，灌電流負(fù)載是門電路輸出為_電平時的負(fù)載。3. TTL 或門的多余輸入端應(yīng)接_電平，或者與有用端 。4. D 觸發(fā)器的特性方程為 _ 。5. 在 C = 0，D = 1 時，函數(shù) 的值為 _ 。6. 觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。 二、單項選擇題 ( 每小題 2 分，共 10 分 )（ ）1. 能使下圖輸出 Y = 1 時的 A，B 取值有 (A) 1種

2、； (B) 2種； (C) 3種； (D) 4種。 （ ）2. 在 TTL 邏輯門中，為實現(xiàn)“線與”，應(yīng)選用(A) 三態(tài)門； (B) OC 門； (C) 異或門； (D) 與非門。（ ）3. 下列電路中，不屬于組合邏輯電路的是(A) 編碼器； (B) 譯碼器； (C) 數(shù)據(jù)選擇器； (D) 計數(shù)器。（ ）4. 下列電路中，常用于數(shù)據(jù)串并行轉(zhuǎn)換的電路為(A) 加法器； (B) 計數(shù)器； (C) 移位寄存器； (D) 數(shù)值比較器。（ ）5. 能將正弦波變成同頻率方波的電路為(A)穩(wěn)態(tài)觸發(fā)器； (B)施密特觸發(fā)器； (C)雙穩(wěn)態(tài)觸發(fā)器； (D)無穩(wěn)態(tài)觸發(fā)器。一、填空題 ( 每空1分，共10分 )1

3、10000000，000100101000，80； 2. 高，低； 3. 低，并聯(lián)使用； 4. Q n+1=D； 5. 0； 6. 施密特； 二、單項選擇題 ( 每小題2分，共10分 )1. C； 2. B； 3. D； 4. C； 5. B。參考試卷（2）一、填空題 ( 每空 1 分，共 20 分)1. (62 ) 10 = ( _ ) 2 = ( _ ) 8421BCD碼 。2. 已知函數(shù)，可知使Y = 0 的輸入變量最小項有_個。 3. 施密特觸發(fā)器有_個閥值電壓，分別稱作 _ 和 _ 。 4. D 觸發(fā)器的特性方程為 _ ；J-K 觸發(fā)器的特性方程為_ 。 5. 將模擬量轉(zhuǎn)換為數(shù)字量，

4、采用 _ 轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換為模擬量，采用_ 轉(zhuǎn)換器。 6. 單穩(wěn)態(tài)觸發(fā)器有 _ 個穩(wěn)定狀態(tài)；多諧振蕩器有 _ 個穩(wěn)定狀態(tài)。 7. 輸出狀態(tài)不僅取決于該時刻的輸入狀態(tài)，還與電路原先狀態(tài)有關(guān)的邏輯電路，稱為 _ ，輸出狀態(tài)僅取決于該時刻輸入狀態(tài)的邏輯電路，稱_ 。 8. TTL 與非門的多余輸入端應(yīng)接 _ 電平，或者與有用輸入端 。 9. PLD 的基本結(jié)構(gòu)由 _ 陣列、_ 陣列、輸入緩沖電路和輸入電路構(gòu)成。 10. _ 存儲器在斷電后數(shù)據(jù)不會丟失，而 _ 存儲器斷電后將丟失數(shù)據(jù)。 二、單項選擇題 ( 每小題 2 分，共 10分 )( ) 1. 下列電路中不屬于 PLD 的為 (A) PROM

5、； (B) ispPLD； (C) ROM； (D) GAL。 ( ) 2能把三角波轉(zhuǎn)換為矩形脈沖信號的電路為(A) 多諧振蕩器； (B) DAC； (C) ADC； (D) 施密特觸發(fā)器。（ ）3. 下圖電路，正確的輸出波形是（ ） 4. 下圖為基本RS觸發(fā)器，如果，則 Q 的狀態(tài)應(yīng)為(A) 0； (B) 1；(C) 保持； (D) 不定。（ ） 5. 下圖為數(shù)據(jù)選擇器構(gòu)成的函數(shù)發(fā)生器，其輸出邏輯式為(A) Y = AB ； (B) ；(C) Y = A； (D) Y = B 。參考試卷（2）答案 一、填空題 ( 每空 1 分，共 20 分)1111110，01100010； 2. 4； 3

6、. 2，上限閥值電壓，下限閥值電壓；4. Qn+1 = D， ； 5. 模數(shù)，數(shù)模； 6. 1，0； 7. 時序邏輯電路，組合邏輯電路； 8. 高，并聯(lián)使用； 9. 與，或； 10. 只讀，隨機存取。 二、單項選擇題 (每小題 2 分，共 10 分)1. C； 2. D； 3. A； 4. C； 5. D。一、是非題 ( 對打“”，錯打“×”。每題 2 分，共10 分) （ ）1. 邏輯函數(shù)表達式的化簡結(jié)果是唯一的。 （ ）2. 多位數(shù)加法器可利用半加器通過位數(shù)擴展得到。 （ ）3. 下圖電路中，圖（a）和圖（b）的邏輯功能相同。 （ ）4. 將二個或二個以上的普通 TTL 與非門的

7、輸出端直接相連，可實現(xiàn)線與。 （ ）5. 集成與非門的扇出系數(shù)反映了該與非門帶同類負(fù)載的能力。二、填空題 ( 每空 1 分，共 20 分)1. 組合邏輯電路的輸出狀態(tài) 取決于同一時刻輸入信號的狀態(tài)，而與電路原來的狀態(tài) 。2. 函數(shù) = 。 3. 使函數(shù) 取值為1的最小項有 個。 4. 函數(shù) ，在 C = 0，D = 1 時，輸出為 Y = 。5. 構(gòu)成一異步 2n 進制加法計數(shù)器需要 個觸發(fā)器，一般將每個觸發(fā)器接成 型觸發(fā)器。如果觸發(fā)器是上升沿觸發(fā)翻轉(zhuǎn)的，則將最低觸發(fā)器 CP 端與 相連，高位觸發(fā)器的 CP 端與 相連。6. ( _ ) 10 = ( 111110 ) 2 = ( _ ) 16

8、 = ( _ ) 8 = ( _ ) 8421BCD碼。7. 同步時序邏輯電路中所有觸發(fā)器的時鐘端應(yīng) 。8. 三態(tài)門具有3種輸出狀態(tài)，它們分別是 、 、 。 9. OC 門的輸出端必須外接上拉 。 10. TTL 門的輸入端懸空時相當(dāng)于輸入邏輯 ；CMOS 門的多余輸入端 懸空。 三、單項選擇題（每小題2分，共10分）（ ）1. 能使下圖輸出 Y = 1 時的 A，B 取值有 (A) 1 種； (B) 2 種； (C) 3 種； (D) 4 種。 （ ）2. 為實現(xiàn)圖示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為 (A)與門； (B)非門；(C)或門； (D)異或門。（ ）3. 已知某二變量輸入邏輯門的

9、輸入 A、B及輸出Y的波形如下，試判斷為何種邏輯門的功能。（A） 與非門；（B）或非門；（C）與門；（D）異或門。（ ）4. 輸入為2 kHz 矩形脈沖信號時，欲得到500 Hz矩形脈沖信號輸出，應(yīng)采用(A)多諧振蕩器；(B)施密特觸發(fā)器；(C)單穩(wěn)態(tài)觸發(fā)器；(D)二進制計數(shù)器。（ ）5. 能把2 kHz 正弦波轉(zhuǎn)換成 2 kHz 矩形波的電路是(A)多諧振蕩器；(B)施密特觸發(fā)器；(C)單穩(wěn)態(tài)觸發(fā)器；(D)二進制計數(shù)器。一、是非題（10分）1. × 2. × 3. 4. × 5. 二、填空題（每空1分，共20分）1. 僅，無關(guān)； 2. 1； 3. 3； 4. 0

10、； 5. n，計數(shù)或T ¢ ，計數(shù)脈沖輸入端，鄰低位 端； 6. 62，3E，76，01100010； 7. 連在一起； 8. 低電平態(tài)，高電平態(tài)，高阻態(tài)； 9. 電阻； 10. 1，不能； 三、單項選擇題（每小題2分，共10分）1. C； 2. B； 3. C； 4. D； 5. B。一、是非題 ( 對打“”，錯打“×”。每題 2 分，共 10 分) （ ）1. GAL 不需要編程器就可寫入 JEDEL 文件。 （ ）2. 具有 N 個獨立的狀態(tài)，計滿 N 個計數(shù)脈沖后，狀態(tài)能進入循環(huán)的時序電路，稱之模N計數(shù)器。 （ ）3. 譯碼器和數(shù)據(jù)選擇器都屬于組合邏輯電路

11、，但后者可用作函數(shù)發(fā)生器，而前者不能。 （ ）4. ispPLD 和 FPGA 都是高密度 PLD 。 （ ）5. 組合邏輯電路的基本單元電路是門電路和觸發(fā)器。二、填空題 ( 每空 1 分，共 20 分)1. 右圖電路的輸出為 。2. 右圖為某函數(shù)的卡諾圖， 其最簡與或式為 ， 最簡與非式為 。3. 右圖中的CD = 。4. 某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài)，在外加觸發(fā)信號時，輸出跳變?yōu)?態(tài)，因此，其穩(wěn)態(tài)為 態(tài)，暫穩(wěn)態(tài)為 態(tài)。5. 數(shù)制轉(zhuǎn)換：( 31 )10 = ( )2 ，( 1001001 )2 = ( )10。6. 右圖中，當(dāng) 時，Q = ，當(dāng) 時，Q = 該觸發(fā)器的約束條件為

12、。 7. CMOS 門電路的閑置輸入端不能 ，對于與門應(yīng)當(dāng)接到 電平，對于或門應(yīng)當(dāng)接到 電平。8. 在工作時只能讀出信息，而不能寫入信息；而 在工作時可以存入信息，也能讀出信息。 9. Intel 2716 EPROM 是 8 位存儲器，它有 2K 字，因此，其存儲容量為 KBit ，其中 1K = 。 10. 晶體三極管作為電子開關(guān)時，其工作狀態(tài)必須為 狀態(tài)或 狀態(tài)。 三、單項選擇題 ( 每小題 2 分，共 10 分)（ ）1. 右圖中：已知發(fā)光二極管的正向壓降UD = 1.7V，參考工作電流ID = 10mA， TTL 門輸出的高低電平分別為UOH = 3.6V，UOL = 0.3V，允許

13、的灌電流和拉電流分別為 IOL = 15mA，IOH = 10mA。則電阻R應(yīng)選擇 (A) 100 ； (B) 510 ； (C) 2.2 k； (D) 300 。 （ ）2. 可用于總線結(jié)構(gòu)進行分時傳輸?shù)拈T電路是(A) 異或門；(B) 同或門；(C) OC 門；(D) 三態(tài)門。（ ）3. 要將正弦波轉(zhuǎn)換為同頻率的方波，應(yīng)采用(A) DAC； (B) ADC； (C) 施密特觸發(fā)器； (D) JK 觸發(fā)器。（ ）4. 圖示為二輸入邏輯門的輸入A、B 和輸出 Y 的波形，則該邏輯門是(A) 與非門； (B) 同或門；(C) 異或門； (D) 或非門。（ ）5. 下列電路中，不屬于時序邏輯電路的是

14、(A)計數(shù)器；(B)移位寄存器； (C)譯碼器； (D)順序脈沖發(fā)生器。一、是非題 ( 10分)1 × 2. 3. × 4. 5. × 二、填空題 ( 每空1分，共20分)1. 高阻態(tài)； 2. Y = AB + C， ； 3. 0； 4. 0，1；5. 11111，73； 6. 0，保持不變，； 7. 懸空，高，低； 8. ROM，RAM； 9. 16，1024； 10. 飽和，截止； 三、單項選擇題 ( 每小題2分，共10分)1. D； 2. D； 3. C； 4. B； 5. C。一、是非題 ( 對則打“”，錯打“×”。每題 2 分，共10分。) （

15、 ）1. 存儲容量為32KBit表示存儲器有32000個存儲單元。 （ ）2. 下圖中兩電路的邏輯功能相同： （ ）3. 4位同步二進制加法計數(shù)器與4位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表不同。 （ ）4. 已知 AB + C = AB + D，則可得 C = D 。 （ ）5. 模N計數(shù)器可用作N分頻器。二、填空題 (每空 1 分，共 20 分)1. 數(shù)碼 10000111 作為自然二進制數(shù)時相應(yīng)的十進制數(shù)為 ；作為 8421 碼時相應(yīng)的十進制數(shù)為 ，該十進制數(shù)對應(yīng)的自然二進制數(shù)為 。2. 邏輯函數(shù)的 表達式是唯一的 。3. 門電路輸出為 電平時的負(fù)載為拉電流負(fù)載，輸出為 電平時的負(fù)載為灌電流負(fù)

16、載。4. 右圖所示的譯碼顯示電路中，輸入為8421BCD碼。設(shè)控制顯示信號高電平有效，則La Lb Lc Ld Le Lf Lg =_。5. 一個4位移位寄存器，經(jīng)過 個時鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經(jīng)過 個時鐘脈沖CP后可串行輸出4位數(shù)碼。6. 要組成模15計數(shù)器，需要采用 個觸發(fā)器。 7. 要用n位二進制數(shù)為N個對象編碼，必須滿足 。8. 2n選1 數(shù)據(jù)選擇器有 位地址碼。9. 存儲容量為1024×4位RAM，其地址線有 條。 10. 當(dāng)輸入模擬電壓最大值為+5V時，若采用8位ADC，則其分辨率為 。11. 使右圖中輸出為0的輸入變量的取值組合有 種。 12.

17、 設(shè)A表示1996年，B1、B2分別表示6月和2月，C表示1號，則表示 ；有 _ 天。 13. = 。1995個014. A / D轉(zhuǎn)換一般分為 和 兩步完成。三、單項選擇題 ( 每小題 2 分，共 10 分)（ ）1. 已知邏輯函數(shù)，可以肯定Y = 0的是 (A) A = 0，BC = 1； (B) BC = 1，D = 1；(C) AB = 1，CD =0； (D) C = 1，D = 0。（ ）2. 輸入A、B和輸出Y的波形如圖所示，則對應(yīng)的邏輯門電路是（ ）3. 用來鑒別脈沖信號幅度時，應(yīng)采用(A)穩(wěn)態(tài)觸發(fā)器；(B)雙穩(wěn)態(tài)觸發(fā)器；(C)多諧振蕩器；(D)施密特觸發(fā)器。（ ）4. 下圖中，正確的輸出波形為（ ）5. 構(gòu)成同步二進制加法計數(shù)器時，下列哪種做法是錯誤的(A) 將各觸發(fā)器接成T觸發(fā)器； (B) T0 = 1；(C)T i = Qi-1 Qi-2 Q0 ，( i = 1，2，)；(D)CP i = Qi-1 ，( i = 1，2，)。一