實驗五利用條件語句實現(xiàn)計數(shù)分頻時序電路

1、電子信息工程學系實驗報告成 績：課程名稱：EDA技術(shù)與實驗 指導教師（簽名）：實驗項目名稱：利用條件語句實現(xiàn)計數(shù)分頻時序電路 實驗時間：2012.10.21 班級：通信 姓名： 學號：010705 實 驗 目 的: 1. 掌握條件語句在簡單時序模塊設(shè)計中的使用。2. 學習在Verilog模塊中應(yīng)用計算器。實 驗 內(nèi) 容: 1. 學習Verilog HDL設(shè)計課件。2. 學習測試模塊的編寫，運行模塊調(diào)用的例子并進行仿真。實驗步驟：1. 在教師的指導下，學習Verilog HDL課件。2. 由教師演示max+plus課件的文本設(shè)計流程。3. 參考課件實例，動手操作軟件，按照流程做完從新建文件，編譯

2、，仿真，分配引腳等軟件操作部分的全過程。實驗過程：一、 BCD編碼七段數(shù)碼顯示譯碼器1、新建文本：選擇菜單File下的New，在框中選中“Text Editor file”，按“OK”按鈕，即選中了文本編輯方式。2、在文本編輯窗口，輸入Verilog語言 ，代碼如下：3、將文件命名為“serial1”保存v文件。4、打開編譯器窗口：在MAXplus菜單內(nèi)選擇Compiler 項，即出現(xiàn)編譯器窗口。選擇Start即可開始編譯，MAX+PLUS II編譯器將檢查項目是否有錯。5、建立波形編輯文件：在MAXplus菜單內(nèi)選擇Waveform Editor File 項。6、仿真節(jié)點插入：選擇菜單No

3、de下的Enter Nodes from SNF選項。按右上側(cè)的“List”按鈕，左邊的列表框?qū)⒘⒓戳谐鏊锌梢赃x擇的信號結(jié)點，然后按中間的“=>”按鈕，將左邊列表框的結(jié)點全部選中到右邊的列表框。單擊“OK”，選中的信號將出現(xiàn)在波形編輯器中。7、輸入波形設(shè)置，保存波形文件，文本仿真：單擊菜單File下的Save選項，在彈出的窗口中將波形文件存在以上的同一目錄中，文件取名為serial1.scf。單擊MAXplus菜單內(nèi)選擇Simulator選項，單擊Start，接著打開Open SCF（界面如下圖），即完成文本的波形仿真。二、 用for語句實現(xiàn)兩個8位數(shù)相乘過程如同“BCD編碼七段數(shù)碼顯

4、示譯碼器”， 輸入代碼如下圖：三、 用repeat語句實現(xiàn)8位二進制數(shù)的相乘過程如同“BCD編碼七段數(shù)碼顯示譯碼器”，輸入代碼如下圖：四、 用while語句實現(xiàn)循環(huán)過程如同“BCD編碼七段數(shù)碼顯示譯碼器”，輸入代碼如下圖：五、將10M的時鐘分頻為500M的時鐘過程如同“BCD編碼七段數(shù)碼顯示譯碼器”，輸入代碼如下圖：實 驗 結(jié) 果 及 分 析：一、BCD編碼七段數(shù)碼顯示譯碼器仿真結(jié)果，如下圖：二、用for語句實現(xiàn)兩個8位數(shù)相乘仿真結(jié)果，如下圖：三、用repeat語句實現(xiàn)8位二進制數(shù)的相乘實驗結(jié)果：該軟件與repeat語句不可綜合。四、用while語句實現(xiàn)循環(huán)結(jié)果，如下圖：該軟件與while語句不可綜合。五、將10M的時鐘分頻為500M的時鐘仿真結(jié)果，如下圖：實 驗 心 得