CameraLink接口時(shí)序控制

1、CameraLink 接口1. CameraLink 接口簡(jiǎn)介1.1 CameraLink 標(biāo)準(zhǔn)概述Camera Link 技術(shù)標(biāo)準(zhǔn)是基于 National Semiconductor公司的 Channel Link標(biāo)準(zhǔn)發(fā)展而來(lái)的，而 Channel Link 標(biāo)準(zhǔn)是一種多路并行 LVDS 傳輸接口標(biāo)準(zhǔn)。低壓差分信號(hào)( LVDS )是一種低擺幅的差分信號(hào)技術(shù)，電壓擺幅在 350mV 左 右，具有擾動(dòng)小，跳變速率快的特點(diǎn)，在無(wú)失傳輸介質(zhì)里的理論最大傳輸速率在 1.923Gbps 。 90 年代美國(guó)國(guó)家半導(dǎo)體公司( National Semiconductor )為了找 到平板顯示技術(shù)的解決方案，

2、開發(fā)了基于 LVDS 物理層平臺(tái)的 Channel Link 技術(shù)。 此技術(shù)一誕生就被進(jìn)行了擴(kuò)展，用來(lái)作為新的通用視頻數(shù)據(jù)傳輸技術(shù)使用。如圖 1.1 所示， Channel Link 由一個(gè)并轉(zhuǎn)串信號(hào)發(fā)送驅(qū)動(dòng)器和一個(gè)串轉(zhuǎn)并信號(hào) 接收器組成， 其最高數(shù)據(jù)傳輸速率可達(dá) 2.38G 。數(shù)據(jù)發(fā)送器含有 28 位的單端并行 信號(hào)和 1 個(gè)單端時(shí)鐘信號(hào)， 將 28 位 CMOS/TTL 信號(hào)串行化處理后分成 4 路 LVDS 數(shù)據(jù)流， 其 4 路串行數(shù)據(jù)流和 1 路發(fā)送 LVDS 時(shí)鐘流在 5 路 LVDS 差分對(duì)中傳輸。 接收器接收從 4 路 LVDS 數(shù)據(jù)流和 1 路 LVDS 時(shí)鐘流中把傳來(lái)的數(shù)據(jù)和

3、時(shí)鐘信號(hào) 恢復(fù)成 28 位的 CMOS/TTL 并行數(shù)據(jù)和與其相對(duì)應(yīng)的同步時(shí)鐘信號(hào)。圖 1.1 camera link 接口電路1.2 CameraLink端口和端口分配端口分配在基本配置模式中，端口 A、B和C被分配到唯一的Camera Link驅(qū)動(dòng)器/接收器對(duì)上；在中級(jí)配置模式中，端口D、E和F被分配到第二個(gè)驅(qū)動(dòng)器/接收器對(duì)上；在完整配置模式中，端口A、B和C被分配到第一個(gè)驅(qū)動(dòng)器/接收器對(duì)上，端口 D、E和F被分配到第二個(gè)驅(qū)動(dòng)器/接收器對(duì)上，端口 G和H被 分配到第三個(gè)驅(qū)動(dòng)器/接收器對(duì)上。表1.1給出了三種配置的端口分配， Camera Link芯片及連接器的使用數(shù)量情況。表1.1 3種配

4、置模式的端口分配配置模式端口芯片數(shù)量連接器數(shù)量基本A,B,C11中級(jí)a,b,c,d,e,f22完整a,b,c,d,e,f,G, H32圖1.2各種配置下的端口連接關(guān)系122端口的位分配從表1.2中我們可以看出在3種Camera Link配置模式中，圖像數(shù)據(jù)位是怎樣 分配到端口的。這種位分配方式已經(jīng)被應(yīng)用于市場(chǎng)上最流行的相機(jī)上了。表1.2 Camera Link 接口的端口分配驅(qū)動(dòng)器輸入信號(hào)對(duì)應(yīng)芯片引腳StrobeTxCLKOut/TxCLK InLVALTX/RX24FVALTX/RX25DVALTX/RX26SpareTX/RX23PortAO ， PortDO ，PortGOTX/RX0P

5、ortAI , PortDI ,PortGITX/RX1PortA2 , PortD2 ,PortG2TX/RX32PortA3 , PortD3 ,PortG3TX/RX3PortA4 , PortD4 ,PortG4TX/RX4PortA5 , PortD5 ,PortG5TX/RX6PortA6 , PortD6 ,PortG6TX/RX27PortA7 , PortD7 ,PortG7TX/RX5PortBO , PortEO ,TX/RX7PortHOPortBI , PortEI ,PortHITX/RX8PortB2 , PortE2 ,PortH2TX/RX9PortB3 ,

6、PortE3 ,PortH3TX/RX12PortB4 , PortE4 ,PortH4TX/RX13PortB5 , PortE5 ,PortH5TX/RX14PortB6 , PortE6 ,PortH6TX/RX10PortB7 , PortE7 ,PortH7TX/RX11PortCO ， PortFOTX/RX15PortCI ， PortFITX/RX18PortC2 ， PortF2TX/RX19PortC3 ， PortF3TX/RX20PortC4 ， PortF4TX/RX21PortC5 ， PortF5TX/RX22PortC6 ， PortF6TX/RX16PortC

7、7 ， PortF7TX/RX17如果只用端口 D和G ,那么它們與器件的連接方法與端口 A相同。同樣，如 果使用端口 E和H，它們與器件連接方法同端口 B的相同，端口 F的與端口 C 的相同。如果相機(jī)在每個(gè)周期內(nèi)僅輸出 1個(gè)像素，那么就使用分配給像素 A的端口；如 果相機(jī)在每個(gè)周期內(nèi)輸入 2個(gè)像素，那么使用分配像素 A和像素B的端口；如果在每個(gè)周期內(nèi)輸出3個(gè)像素，那么使用分配給像素 A、B和C的端口；依次類推至相機(jī)每周期輸出8個(gè)像素，那么分配給 AH的8個(gè)端口都將被使用 2. CameraLink接口模塊設(shè)計(jì)2.1功能描述該模塊主要根據(jù)被測(cè) FPGA發(fā)來(lái)的圖像地址信號(hào)將 DDR2中的指定圖像

8、數(shù)據(jù)讀取 出來(lái)，并且分五路發(fā)送給 CameraLink接口，由CameraLink圖像采集卡接收并傳給 上位機(jī)顯示。2.2接口描述CameraLink圖像采集端口模塊的接口信號(hào)如圖2.1所示：圖2.1 CameraLink圖像采集端口示意圖表2.1各端口的接口定義端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_Rese輸STD_LOGIC異步復(fù)位時(shí)鐘，低電平有時(shí)t_iN入效鐘端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_CamL in kClk_i輸入STD_LOGIC主時(shí)鐘85MHz同 步 模 塊Cpsl_DdrC lk_i輸入STD_LOGICDDR2訪問時(shí)鐘被測(cè)FPGACpsv

9、_DeBI kEn_i輸入STD_LOGIC_VECTC(6 DOWNTO 0)地址使能信號(hào)，選擇從RA,D1,D2,D3,D4,D5,G 中哪一塊輸出Cpsl_CMOSFsyn輸入STD_LOGIC幀同步信號(hào)Cpsl_CMOSLsyn輸入STD_LOGIC行同步信號(hào)端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsv_AXad輸STD_LOGIC_VECTCIA塊中的地址選擇信號(hào)dr_i入(3 DOWNTO 0)Cpsv_D1Xa輸STD_LOGIC_VECTOFD1塊中的地址選擇信號(hào)ddr_i入(10 DOWNTO 0)Cpsv_D2Xa輸STD_LOGIC_VECTCID2塊中的地址選擇信

10、號(hào)ddr_i入(10 DOWNTO 0)Cpsv_D3Xa輸STD_LOGIC_VECTCID3塊中的地址選擇信號(hào)ddr_i入(10 DOWNTO 0)Cpsv_D4Xa輸STD_LOGIC_VECTCID4塊中的地址選擇信號(hào)ddr_i入(10 DOWNTO 0)Cpsv_D5Xa輸STD_LOGIC_VECTCID5塊中的地址選擇信號(hào)ddr_i入(10 DOWNTO 0)端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsv_IXad dr_i輸入STD_LOGIC_VECTC(3 DOWNTO 0)R塊中的地址選擇信號(hào)DS90CR287DS90CR287Cpsv_CamDataA_o輸出STD

11、_LOGIC_VECTO(11 DOWNTO 0)第一路Cameralink圖像采集輸出數(shù)據(jù)Cpsl_CamFvalA_oP輸出STD_LOGIC第路幀有效信號(hào)，咼電平有效Cpsl_CamD valA_oP輸出STD_LOGIC第 路數(shù)據(jù)有效信號(hào)，咼電平有效Cpsl_CamLvalA_oP輸出STD_LOGIC第 路行有效信號(hào)，咼電平有效Cpsl_CamP輸STD_LOGIC第一路 CameraLink端口名端 口 類 型信號(hào)類型描述來(lái)源/去向wrDwnA_o出PowerDow nCpsl_CamClkA_o輸出STD_LOGIC第一路CameraLink時(shí)鐘Cpsv_CamDataB_o輸出

12、STD_LOGIC_VECTC(11 DOWNTO 0)）第二路Cameralink圖像采集輸出數(shù)據(jù)Cpsl_CamF valB_oP輸出STD_LOGIC第二路幀有效信號(hào)，咼電平有效Cpsl_CamD valB_oP輸出STD_LOGIC第二路數(shù)據(jù)有效信號(hào)，咼電平有效Cpsl_CamL valB_oP輸出STD_LOGIC第二路行有效信號(hào)，咼電平有效端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_CamP wrDw nB_o輸出STD_LOGIC第二路 CameraLinkPowerDow nCpsl_CamC lkB_o輸出STD_LOGIC第二路CameraLink時(shí)鐘Cpsv_Ca

13、mDataC_o輸出STD_LOGIC_VECTC(11 DOWNTO 0)第三路Cameralink圖像采集輸出數(shù)據(jù)Cpsl_CamFvalC_oP輸出STD_LOGIC第一路幀有效信號(hào)，咼電平有效Cpsl_CamDvalC_oP輸出STD_LOGIC第一路數(shù)據(jù)有效信號(hào)，咼電平有效Cpsl_CamLvalC_oP輸出STD_LOGIC第一路行有效信號(hào)，咼電平有效端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_CamP wrDw nC_o輸出STD_LOGIC第三路 CameraLinkPowerDow nCpsl_CamClkC_o輸出STD_LOGIC第三路CameraLink時(shí)鐘Cp

14、sv_CamDataD_o輸出STD_LOGIC_VECTC(11 DOWNTO 0)第四路Cameralink圖像采集輸出數(shù)據(jù)Cpsl_CamF valD_oP輸出STD_LOGIC第四路幀有效信號(hào)，咼電平有效Cpsl_CamD valD_oP輸出STD_LOGIC第四路數(shù)據(jù)有效信號(hào)，咼電平有效Cpsl_CamLvalD_oP輸出STD_LOGIC第四路行有效信號(hào)，咼電平有效端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_CamP輸STD_LOGIC第四路 CameraLinkwrDw nD_o出PowerDow nCpsl_CamC輸STD_LOGIC第四路CameraLink時(shí)鐘lk

15、D_o出Cpsv_CamD輸STD_LOGIC_VECTC第五路Cameralink圖像ataE_o出(11 DOWNTO 0)采集輸出數(shù)據(jù)Cpsl_CamF輸STD_LOGIC第五路幀有效信號(hào)，咼valE_oP出電平有效Cpsl_CamD輸STD_LOGIC第五路數(shù)據(jù)有效信號(hào)，咼valE_oP出電平有效Cpsl_CamL輸STD_LOGIC第五路行有效信號(hào)，咼valE_oP出電平有效端口名端 口 類 型信號(hào)類型描述來(lái)源/去向Cpsl_CamP輸STD_LOGIC第五路 CameraLinkwrDw nE_o出PowerDow nCpsl_CamC lkE_o輸出STD_LOGIC第五路Cam

16、eraLink時(shí)鐘app_af_wren輸出STD_LOGICMIG緩存地址和命令的 fifo 與使能信號(hào)咼電平 有效DDR2控制 器app_af_ad輸STD_LOGIC_VECTCRMIG地址總線dr出(30 DOWNTO 0)app_af_cm輸STD_LOGIC_VECTCRMIG讀寫命令控制信號(hào)d出(2 DOWNTO 0)clkO_tb輸STD_LOGICMIG用戶界面同步時(shí)鐘端口名端 口 類 型信號(hào)類型描述來(lái)源/去向入app_af_af ull輸入STD_LOGIC緩存地址和命令的 fifo快滿信號(hào)rd_data_valid輸入STD_LOGIC讀出數(shù)據(jù)有效信號(hào)，與有效數(shù)據(jù)同步rd

17、_data_fifo_out輸入STD_LOGIC_VECTC(63 DOWNTO 0)RMIG用戶界面讀數(shù)據(jù)總線CameraLink接口信號(hào)時(shí)序如圖2.2所示：圖2.2 CameraLink圖像采集電路的時(shí)序圖2.3功能實(shí)現(xiàn)Cameralink圖像采集接口電路主要包含兩個(gè)子模塊，如圖4.59所示，數(shù)據(jù)讀取分發(fā)模塊負(fù)責(zé)從DDR2中讀取處理好的CMO圖像，并按指定的數(shù)據(jù)編排要求分發(fā)給5路CAMERALIN數(shù)據(jù)緩沖輸出模塊，數(shù)據(jù)緩沖輸出模塊完成5路CAMERALIN數(shù)據(jù)的緩沖，并按指定時(shí)序要求發(fā)送給DS90CR287圖 2.3 CameraLink 圖像采集軟件流程框圖2.3.1 數(shù)據(jù)讀取分發(fā)模塊

18、數(shù)據(jù)讀取分發(fā)模塊負(fù)責(zé)在幀行同步信號(hào)的控制下，按照地址使能和地址信號(hào)從DDR2中讀取處理好的CMO圖像數(shù)據(jù)，并按指定的數(shù)據(jù)編排要求發(fā)送給camerali nk數(shù)據(jù)緩沖輸出模塊。該模塊也分為兩個(gè)子模塊： 地址映射模塊和讀取 DDF模塊。地址映射模塊的主要功能是根據(jù)被測(cè) FPGA給的行地址轉(zhuǎn)化成對(duì)應(yīng) DDR的行起始地址，轉(zhuǎn)化完成后把DDR地址發(fā)給DDR讀取模塊，DDRS取模塊負(fù)責(zé)把該行的10240個(gè)像素（12bit ）全 部讀取到五路緩沖模塊中。2.3.2 數(shù)據(jù)緩沖輸出模塊緩沖模塊總共有五路，把一行圖像數(shù)據(jù)平均分到五路緩沖后輸出。每路CameraLink緩沖模塊包括2個(gè)雙口 RAM采用乒乓讀寫的工作模式，一個(gè)雙口RAM讀DDR數(shù)據(jù)的同時(shí)另一個(gè)雙口 RAM發(fā)送數(shù)據(jù)。雙口 RAME置為兩端口獨(dú)立時(shí)鐘模式， 以隔離DDR時(shí)鐘和CamerLink數(shù)據(jù)域的時(shí)鐘。另外，兩端口可以配置為不同的數(shù)據(jù) 位寬，以方便實(shí)現(xiàn)DDR2數(shù)據(jù)位寬64位到16位數(shù)據(jù)位寬的變換。由于CamerLink輸 出時(shí) 12位的，因