VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn)2rd

1、基于VHDL數(shù)字電子鐘的設(shè)計(jì)與實(shí)現(xiàn)學(xué)生：李麗 指導(dǎo)老師：陳沅濤摘 要：本課程設(shè)計(jì)完成了數(shù)字電子鐘的設(shè)計(jì)，數(shù)字電子鐘是一種用數(shù)字顯示秒、分、時(shí)的計(jì)時(shí)裝置，由于數(shù)字集成電路技術(shù)的發(fā)展和采用了先進(jìn)的石英技術(shù)，它使數(shù)字鐘具有走時(shí)準(zhǔn)確、性能穩(wěn)定、攜帶方便等優(yōu)點(diǎn)。數(shù)字鐘已成為人們?nèi)粘Ｉ钪斜夭豢缮俚谋匦杵罚瑥V泛用于個(gè)人家庭以及辦公室等公共場(chǎng)所，給人們的生活帶來(lái)極大的方便。在這里我們將已學(xué)過(guò)的比較零散的數(shù)字電路的知識(shí)有機(jī)的、系統(tǒng)的聯(lián)系起來(lái)用于實(shí)際，來(lái)培養(yǎng)我們的綜合分析和設(shè)計(jì)電路的能力。關(guān)鍵詞：電子鐘；門電路及單次按鍵；琴鍵開(kāi)關(guān)目 錄第一章 引言-11.1 課題的背景、目的-11.2 課程設(shè)計(jì)的內(nèi)容-1第二章

2、 EDA與VHDL簡(jiǎn)介-2 2.1 EDA的介紹-22.2 VHDL的介紹-3 VHDL的用途與優(yōu)點(diǎn)-3 VHDL的主要特點(diǎn)- 用VHDL語(yǔ)言開(kāi)發(fā)的流程-第三章 數(shù)字電子鐘的設(shè)計(jì)方案-63.1秒脈沖發(fā)生器-73.2可調(diào)時(shí)鐘模塊-83.3校正電路-83.4鬧鈴功能-103.5日歷系統(tǒng)-11第四章 結(jié)束語(yǔ)-134.1致謝-144.2參考文獻(xiàn)-151引言隨著科學(xué)技術(shù)的不斷發(fā)展，人們對(duì)時(shí)間計(jì)量的精度要求越來(lái)越高。數(shù)字電子鐘走時(shí)精度高，穩(wěn)定性好，使用方便，不需要經(jīng)常調(diào)校，數(shù)字式電子鐘用秒脈沖發(fā)生器的精度穩(wěn)定保證了數(shù)字鐘的質(zhì)量，用74LS290輸入脈沖顯示周期，這種表具有時(shí)、分、秒的顯示功能，還可以進(jìn)行時(shí)

3、和分的校對(duì)。1.1課題的背景、目的 20世紀(jì)末，電子技術(shù)獲得了飛速的發(fā)展，在其推動(dòng)下，現(xiàn)代電子產(chǎn)品幾乎滲透了社會(huì)的各個(gè)領(lǐng)域，有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高，同時(shí)也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來(lái)越快。 時(shí)間對(duì)人們來(lái)說(shuō)總是那么寶貴，工作的忙碌性和繁雜性容易使人忘記當(dāng)前的時(shí)間。忘記了要做的事情，當(dāng)事情不是很重要的時(shí)候，這種遺忘無(wú)傷大雅。但是，一旦重要事情，一時(shí)的耽誤可能釀成大禍。例如，許多火災(zāi)都是由于人們一時(shí)忘記了關(guān)閉煤氣或是忘記充電時(shí)間。尤其在醫(yī)院，每次護(hù)士都會(huì)給病人作皮試，測(cè)試病人是否對(duì)藥物過(guò)敏。注射后，一般等待5分鐘，一旦超時(shí)，所作的皮試試驗(yàn)就會(huì)無(wú)效

4、。手表當(dāng)然是一個(gè)好的選擇，但是，隨著接受皮試的人數(shù)增加，到底是哪個(gè)人的皮試到時(shí)間卻難以判斷。所以，要制作一個(gè)定時(shí)系統(tǒng)。隨時(shí)提醒這些容易忘記時(shí)間的人。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來(lái)了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時(shí)功能。諸如定時(shí)自動(dòng)報(bào)警、按時(shí)自動(dòng)打鈴、時(shí)間程序自動(dòng)控制、定時(shí)廣播、定時(shí)啟閉電路、定時(shí)開(kāi)關(guān)烘箱、通斷動(dòng)力設(shè)備，甚至各種定時(shí)電氣的自動(dòng)啟用等，所有這些，都是以鐘表數(shù)字化為基礎(chǔ)的。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。 通過(guò)數(shù)字電子鐘的設(shè)計(jì)，鞏固計(jì)算機(jī)組成原理課程，理論聯(lián)系實(shí)際，提高分析、解決計(jì)算機(jī)技術(shù)的實(shí)際問(wèn)題的獨(dú)立工作能力；掌握用VHDL語(yǔ)言編制簡(jiǎn)單的小型模塊，學(xué)

5、會(huì)數(shù)字鐘的設(shè)計(jì)方法,熟悉集成電路的使用方法,初步掌握電子鐘的設(shè)計(jì)方法并實(shí)現(xiàn)時(shí)間的顯示和校對(duì)，以及報(bào)時(shí)的功能，并能對(duì)數(shù)字電子鐘進(jìn)行擴(kuò)展。數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無(wú)機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。 數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。因此，此次設(shè)計(jì)與制作數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學(xué)會(huì)制作數(shù)字鐘.而且通過(guò)數(shù)字鐘的制作進(jìn)一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實(shí)用方法.且由于數(shù)字鐘包括組合邏輯電路和時(shí)敘電路.通過(guò)它可以進(jìn)一步學(xué)習(xí)與掌握各種組合邏輯電路與

6、時(shí)序電路的原理與使用方法1.2 課程設(shè)計(jì)的內(nèi)容本次設(shè)計(jì)以數(shù)字電子為主，實(shí)現(xiàn)對(duì)時(shí)、分、秒、星期數(shù)字顯示的計(jì)時(shí)裝置,周期為24小時(shí)，顯示滿刻度為23時(shí)59分59秒，并具有校時(shí)功能和報(bào)時(shí)功能的數(shù)字電子鐘。電路主要采用中規(guī)模CMOS集成電路.本系統(tǒng)的設(shè)計(jì)電路由脈沖邏輯電路模塊、時(shí)鐘脈沖模塊、電源模塊、時(shí)鐘譯碼顯示電路模塊、整點(diǎn)報(bào)時(shí)模塊、校時(shí)模塊、星期模塊等幾部分組成。采用電池作電源，采用低功耗的CMOS芯片及液晶顯示器，發(fā)生器使用晶體振蕩、計(jì)數(shù)振蕩器CD4060及雙JK觸發(fā)器CD4027，將標(biāo)準(zhǔn)秒信號(hào)送入“秒計(jì)數(shù)器”；計(jì)數(shù)器采用“可予制四位二進(jìn)制異步清除”計(jì)數(shù)器來(lái)實(shí)現(xiàn)，分別組成兩個(gè)六十進(jìn)制(秒、分)、

7、一個(gè)二十四進(jìn)制(時(shí))的計(jì)數(shù)器；整電報(bào)時(shí)電路以門電路、觸發(fā)器及揚(yáng)聲器構(gòu)成，要求在離整點(diǎn)差5秒時(shí)，每1秒鐘鳴叫一次，共響5次，前四次為低音512Hz，最后一聲為高音1024Hz；星期計(jì)數(shù)器是用四個(gè)D觸發(fā)器組成；校時(shí)電路是由與非門構(gòu)成的雙穩(wěn)態(tài)觸發(fā)器，用來(lái)對(duì)“星期”、“時(shí)”、“分”、“秒”顯示數(shù)字進(jìn)行調(diào)整的；譯碼顯示電路選用BCD-7段鎖存譯碼驅(qū)動(dòng)器CC4511構(gòu)成，再經(jīng)過(guò)設(shè)計(jì)一個(gè)電子鐘，具有時(shí)、分、秒顯示功能，在計(jì)時(shí)過(guò)程中具有報(bào)時(shí)功能，同時(shí)能對(duì)時(shí)、分進(jìn)行校對(duì)，在使用74LS290輸入脈沖時(shí)能夠顯示一周的星期,具有一分鐘鬧鈴功能.實(shí)驗(yàn)儀器: 74LS161(7片),74LS48(BCD_7段譯碼器),

8、 74LS29(4片),門電路及單次按鍵,琴鍵開(kāi)關(guān)2 EDA與VHDL簡(jiǎn)介2.1 EDA的介紹EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。        利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成。   

9、0;     現(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。本文所指的EDA技術(shù)，主要針對(duì)電子電路設(shè)計(jì)、PCB設(shè)計(jì)和IC設(shè)計(jì)。EDA 設(shè)計(jì)可分為系統(tǒng)級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)。（一）. EDA常用軟件          EDA工具層出

10、不窮，目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件有：EWB、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同時(shí)以可以進(jìn)行PCB自動(dòng)布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。下面按主要功能或主要應(yīng)用場(chǎng)合，分為電路設(shè)計(jì)與仿真工具、PCB設(shè)計(jì)軟件、        1、電子電路設(shè)計(jì)與仿真工具  

11、      電子電路設(shè)計(jì)與仿真工具包括SPICE/PSPICE；EWB；Matlab；SystemView；MMICAD等。下面簡(jiǎn)單介紹前三個(gè)軟件。SPICE（Simulation Program with Integrated Circuit Emphasis） 是由美國(guó)加州大學(xué)推出的電路分析仿真軟件，是20世紀(jì)80年代世界上應(yīng)用最廣的電路設(shè)計(jì)軟件，1998年被定為美國(guó)國(guó)家標(biāo)準(zhǔn)。1984年，美國(guó)MicroSim公司推出了基于SPICE的微機(jī)版PSPICE（PersonalSPICE）。現(xiàn)在用得較多的PSPICE6.2， EWB(El

12、ectronic Workbench)軟件   是Interactive ImageTechnologies Ltd 在20世紀(jì)90年代初推出的電路仿真軟件。目前普遍使用的是EWB5.2，相對(duì)于其它EDA軟件，它是較小巧的軟件（只16M）。但它對(duì)模數(shù)電路的混合仿真功能卻十分強(qiáng)大，幾乎100%地仿真出真實(shí)電路的結(jié)果，并且它在桌面上提供了萬(wàn)用表、示波器、信號(hào)發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換器和電壓表、電流表等儀器儀表。它的界面直觀，易學(xué)易用。MATLAB產(chǎn)品族       

13、60;它們的一大特性是有眾多的面向具體應(yīng)用的工具箱和仿真塊，包含了完整的函數(shù)集用來(lái)對(duì)圖像信號(hào)處理、控制系統(tǒng)設(shè)計(jì)、神經(jīng)網(wǎng)絡(luò)等         2、PCB設(shè)計(jì)軟件         PCB(PrintedCircuit Board)設(shè)計(jì)軟件種類很多，如Protel； OrCAD；Viewlogic； PowerPCB； Cadence PSD；MentorGraphices的Expedition PCB；Zuken Cad

14、Start； Winboard/Windraft/Ivex-SPICE；PCB Studio； TANGO等等。目前在我國(guó)用得最多應(yīng)屬Protel（二）. EDA的應(yīng)用           EDA在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等各方面都發(fā)揮著巨大的作用。           在教學(xué)方面，幾乎所有理工科（特別是電子信息）類的高校都開(kāi)設(shè)了EDA課程。主要是讓學(xué)生了解EDA的基本概念和

15、基本原理、掌握用HDL語(yǔ)言編寫規(guī)范、掌握邏輯綜合的理論和算法、使用EDA工具進(jìn)行電子電路課程的實(shí)驗(yàn)并從事簡(jiǎn)單系統(tǒng)的設(shè)計(jì)。一般學(xué)習(xí)電路仿真工具（如EWB、PSPICE）和PLD開(kāi)發(fā)工具（如Altera/Xilinx的器件結(jié)構(gòu)及開(kāi)發(fā)系統(tǒng)），為今后工作打下基礎(chǔ)。          科研方面主要利用電路仿真工具（EWB或PSPICE）進(jìn)行電路設(shè)計(jì)與仿真；利用虛擬儀器進(jìn)行產(chǎn)品測(cè)試；將CPLD/FPGA器件實(shí)際應(yīng)用到儀器設(shè)備中；從事PCB設(shè)計(jì)和ASIC設(shè)計(jì)等。    

16、              （三）.EDA技術(shù)的發(fā)展趨勢(shì)            從目前的EDA技術(shù)來(lái)看，其發(fā)展趨勢(shì)是政府重視、使用普及、應(yīng)用文泛、工具多樣、軟件功能強(qiáng)大。            中國(guó)EDA市場(chǎng)已漸趨成熟，

17、不過(guò)大部分設(shè)計(jì)工程師面向的是PC主板和小型ASIC領(lǐng)域，僅有小部分（約11%）的設(shè)計(jì)人員研發(fā)復(fù)雜的片上系統(tǒng)器件。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要購(gòu)入一些最新的EDA技術(shù)。           在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計(jì)算機(jī)及軟件技術(shù)、第三代移動(dòng)通信技術(shù)、信息管理、信息安全技術(shù)，積極開(kāi)拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。要大力推進(jìn)制造業(yè)信息化，積極開(kāi)展計(jì)算機(jī)輔助設(shè)

18、計(jì)（CAD）、計(jì)算機(jī)輔助工程（CAE）、計(jì)算機(jī)輔助工藝（CAPP）、計(jì)算機(jī)機(jī)輔助制造（CAM）、產(chǎn)品數(shù)據(jù)管理（PDM）、制造資源計(jì)劃（MRPII）及企業(yè)資源管理（ERP）等。有條件的企業(yè)可開(kāi)展“網(wǎng)絡(luò)制造”，便于合作設(shè)計(jì)、合作制造，參與國(guó)內(nèi)和國(guó)際競(jìng)爭(zhēng)。開(kāi)展“數(shù)控化”工程和“數(shù)字化”工程。自動(dòng)化儀表的技術(shù)發(fā)展趨勢(shì)的測(cè)試技術(shù)、控制技術(shù)與計(jì)算機(jī)技術(shù)、通信技術(shù)進(jìn)一步融合，形成測(cè)量、控制、通信與計(jì)算機(jī)（M3C）結(jié)構(gòu)。在ASIC和PLD設(shè)計(jì)方面，向超高速、高密度、低功耗、低電壓方向發(fā)展。          &

19、#160;在EDA軟件開(kāi)發(fā)方面，目前主要集中在美國(guó)。但各國(guó)也正在努力開(kāi)發(fā)相應(yīng)的工具。日本、韓國(guó)都有ASIC設(shè)計(jì)工具，但不對(duì)外開(kāi)放 。中國(guó)華大集成電路設(shè)計(jì)中心，也提供IC設(shè)計(jì)軟件，但性能不是很強(qiáng)。相信在不久的將來(lái)會(huì)有更多更好的設(shè)計(jì)工具有各地開(kāi)花并結(jié)果。據(jù)最新統(tǒng)計(jì)顯示，中國(guó)和印度正在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的兩個(gè)市場(chǎng)，年復(fù)合增長(zhǎng)率分別達(dá)到了50%和30%。            EDA技術(shù)發(fā)展迅猛，完全可以用日新月異來(lái)描述。EDA技術(shù)的應(yīng)用廣泛，現(xiàn)在已涉及到各行各業(yè)。EDA水平不斷提

20、高，設(shè)計(jì)工具趨于完美的地步。EDA市場(chǎng)日趨成熟，但我國(guó)的研發(fā)水平沿很有限，需迎頭趕上。 2.2 VHDL的介紹1）VHDL語(yǔ)言        超高速集成電路硬件描述語(yǔ)（VHSIC Hardware Deseription Language，簡(jiǎn)稱VHDL），是IEEE的一項(xiàng)標(biāo)準(zhǔn)設(shè)計(jì)語(yǔ)言。它源于美國(guó)國(guó)防部提出的超高速集成電路（Very High Speed Integrated Circuit，簡(jiǎn)稱VHSIC）計(jì)劃，是ASIC設(shè)計(jì)和PLD設(shè)計(jì)的一種主要輸入工具。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件

21、描述語(yǔ)言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡(jiǎn)稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡(jiǎn)稱93版）。現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有專家認(rèn)為，在新的世紀(jì)中，VH

22、DL于Verilog語(yǔ)言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL的用途與優(yōu)點(diǎn)VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分，及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的

23、優(yōu)點(diǎn)是多方面的。 （1）與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （2）VHDL豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 （3）VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效、高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。（4）對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和

24、優(yōu)化，并自動(dòng)的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 （5）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 VHDL的主要特點(diǎn)（1）作為硬件描述語(yǔ)言的第一個(gè)國(guó)際標(biāo)準(zhǔn)，VHDL具有很強(qiáng)的可移植性。（2）具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，因而能將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前，在大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性。（3）設(shè)計(jì)層次較高，用于較復(fù)雜的計(jì)算時(shí)，能盡早發(fā)現(xiàn)存在的問(wèn)題，從而縮短設(shè)計(jì)周期。（4）VHDL的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。（5）支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用

25、。（6）對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)地把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。（7）VHDL用源代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)，靈活又方便，同時(shí)也便于設(shè)計(jì)結(jié)果的交流、保存和重用。 用VHDL語(yǔ)言開(kāi)發(fā)的流程 （1）文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件。 （2）功能仿真：將文件調(diào)入HDL仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對(duì)簡(jiǎn)單的設(shè)計(jì)可以跳過(guò)這一步，只在布線完成以后，進(jìn)行時(shí)序仿真）。 （3）邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語(yǔ)言綜合成最簡(jiǎn)的布爾表達(dá)式和

26、信號(hào)的連接關(guān)系。邏輯綜合軟件會(huì)生成.edf（edif）的EDA工業(yè)標(biāo)準(zhǔn)文件。 （4）布局布線：將.edf文件調(diào)入PLD廠家提供的軟件中進(jìn)行布線，即把設(shè)計(jì)好的邏輯安放到PLD/FPGA內(nèi)。 （5）編程下載：確認(rèn)仿真無(wú)誤后，將文件下載到芯片中。3 數(shù)字電子鐘的設(shè)計(jì)方案3.1設(shè)計(jì)規(guī)劃系統(tǒng)的工作原理：振蕩器產(chǎn)生穩(wěn)定的分頻脈沖信號(hào)，作為數(shù)字鐘的時(shí)間基準(zhǔn)，然后經(jīng)過(guò)分頻器輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿60分向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24翻1”規(guī)律計(jì)數(shù)。計(jì)數(shù)器的輸出分別由譯碼器送顯示器顯示。計(jì)時(shí)出現(xiàn)誤差時(shí)，可以用校時(shí)電路校時(shí)、校分。數(shù)字電子鐘的電路組成方框圖片如下:圖3.1

27、 數(shù)字電子鐘的電路組成方框圖硬件電路的設(shè)計(jì)： 如圖3.1所示，以74LS161作為控制部件。47LS161被接成十進(jìn)制計(jì)數(shù)器，其置數(shù)輸入端A、B、C、D（3腳4腳5腳6腳）接低電平，LD、EP、ET（9腳10腳7腳）接高電平，秒脈沖由CP（2腳）端輸入。計(jì)數(shù)器的輸出端QA、QB、QC、QD（14腳13腳12腳11腳）接譯碼電路CD4511的輸入端D、C、B、A。用74LS290做一個(gè)七進(jìn)制的加法計(jì)數(shù)器，將時(shí)的十位的進(jìn)位脈沖接到顯示星期的74LS290的輸入脈沖就可以了。硬件電路圖如下:74LS48時(shí)鐘基準(zhǔn)74LS290晶體振蕩器LED數(shù)碼管74LS161圖3.2 硬件電路圖軟件電路的設(shè)計(jì)：考慮

28、到實(shí)用性，在該電子鐘的設(shè)計(jì)中修改定時(shí)或調(diào)整時(shí)間時(shí)采用了閃爍。在編程上，首先進(jìn)行了初始化定義了程序的入口地址以及中斷的入口地址，在主程序的開(kāi)始定義了一組固定單元用來(lái)存儲(chǔ)計(jì)數(shù)的秒，分，時(shí)等。在顯示程序段中主要進(jìn)行了閃爍的處理，采用定時(shí)器中斷置標(biāo)志位，再與位選相互結(jié)合的方法來(lái)控制調(diào)時(shí)或定時(shí)中的閃爍。時(shí)、分、秒的顯示則是用了軟件譯碼 (查表 )的方式，再用了一段固定的程序段進(jìn)行進(jìn)制轉(zhuǎn)化。初始化之后，用中斷方式對(duì)其計(jì)數(shù)，計(jì)數(shù)的同時(shí)采用了定時(shí)器比較的方法，比較當(dāng)前計(jì)數(shù)時(shí)間與定時(shí)時(shí)間是否相等，若相等則將鬧鈴標(biāo)志位置數(shù)。為了避免響鈴影響顯示定時(shí)，選時(shí)或調(diào)時(shí)程序段。對(duì)當(dāng)前時(shí)間或定時(shí)時(shí)間修改后又返回到最初的顯示程

29、序段，如此循環(huán)下去。程序流程圖如圖所示。響鈴結(jié)束顯示初始化TF讀鍵有無(wú)鬧鐘？是否為調(diào)時(shí)、定時(shí)？開(kāi)始TT定時(shí)FF調(diào)時(shí)TF調(diào)時(shí)？是否修改？圖3.3 程序流程圖3.2 各模塊原理及程序3. 2.1秒脈沖發(fā)生器秒脈沖發(fā)生器是數(shù)字鐘的重要部分，它的精度穩(wěn)定度決定了數(shù)字鐘的質(zhì)量，通常用晶體振蕩器發(fā)生的脈沖經(jīng)過(guò)整形、分頻獲得1Hz的秒脈沖。如晶振為32768Hz，通過(guò)15次二分頻后可獲得1Hz的脈沖輸出。（本實(shí)驗(yàn)中實(shí)驗(yàn)箱上已經(jīng)有1hz脈沖）。按鍵由琴鍵或撥碼開(kāi)關(guān)發(fā)出脈沖或電平信號(hào)，控制整個(gè)系統(tǒng)工作。原理圖如下: 其程序代碼如下:ORG 0000H AJMP MAIN ORG 000BH AJMP

30、TIME ORG 0300H MAIN: mov 20h,#00h MOV 21H,#00H MOV 22H,#00H MOV 23H,#00H MOV IP,#02H ;IP,IE初始化 MOV IE,#82H MOV TMOD,#01H ;設(shè)定定時(shí)器工作方式? MOV TL0,#0B0H MOV TH0,#3CH SETB TR0 ;啟動(dòng)定時(shí)? MOV SP,#40H ;重設(shè)堆棧指針 NEXT: LCALL DISP ;調(diào)用顯示子程序? LCALL KEY ;調(diào)用按鍵檢測(cè)子程序 JZ NEXT ; LCALL ANKEY ;調(diào)用按鍵處理子程序 SJMP NEXT ;重新循環(huán) NOP NOP

31、 NOP 3.2.2可調(diào)時(shí)鐘模塊有了時(shí)間標(biāo)準(zhǔn)“秒”信號(hào)后，就可以根據(jù)60秒為1分、60分為1小時(shí)、24小時(shí)為1天的計(jì)數(shù)周期，分別組成兩個(gè)六十進(jìn)制(秒、分)、一個(gè)二十四進(jìn)制(時(shí))的計(jì)數(shù)器。將這些計(jì)數(shù)器適當(dāng)連接，就可以構(gòu)成秒、分、時(shí)的計(jì)數(shù)，實(shí)現(xiàn)計(jì)時(shí)功能。其程序流程圖如下:174LS161構(gòu)成秒、分的六十進(jìn)制計(jì)數(shù)器 數(shù)字鐘的“秒”、“分”信號(hào)產(chǎn)生電路都是由六十進(jìn)制計(jì)數(shù)器構(gòu)成，“時(shí)”信號(hào)產(chǎn)生電路為二十四進(jìn)制計(jì)數(shù)器。它們都可以用兩個(gè)“可予制四位二進(jìn)制異步清除”計(jì)數(shù)器來(lái)實(shí)現(xiàn)。利用74LS161芯片的預(yù)置數(shù)功能，也可以構(gòu)成不同進(jìn)制的計(jì)數(shù)器。因?yàn)橐黄?4LS161內(nèi)含有一個(gè)四位二進(jìn)制異步清除計(jì)數(shù)器，因此需用兩

32、片74LS161就可以構(gòu)成六十進(jìn)制計(jì)數(shù)器了。集成電路74LS161芯片的電路其中（如圖3）CP為時(shí)鐘脈沖輸入端，P0、P1、P2、P3為預(yù)置數(shù)輸入端， 為置數(shù)控制端， 為異步復(fù)位端，二者均為低電平有效；Q0、Q1、Q2、Q3為計(jì)數(shù)器的輸出端。該計(jì)數(shù)器能同步并行預(yù)置數(shù)據(jù)，具有清零置數(shù)，計(jì)數(shù)和保持功能，具有進(jìn)位輸出端，可以串接計(jì)數(shù)器使用。4位二進(jìn)制同步計(jì)數(shù)器74LS161引腳圖它的管腳排列如圖所示：圖  74LS161管腳排列圖a：計(jì)數(shù)功能：當(dāng) = =CTP=CTT=1，CP=CP時(shí)，實(shí)現(xiàn)計(jì)數(shù)功能。b：同步并行置數(shù)功能：當(dāng) =1時(shí)，預(yù)置控制端 =0，并且 CP=CP時(shí)，Q3Q2Q1Q0=

33、 P3P2P1P0，實(shí)現(xiàn)同步預(yù)置數(shù)功能。c：保持功能：當(dāng) = =1且CTP·CTT=0時(shí)，輸出Q3Q2Q1Q0保持不變。d：異步清零功能：當(dāng)復(fù)位端 =0時(shí)，輸出Q3Q2Q1Q0全為零，實(shí)現(xiàn)異步清零功能（又稱復(fù)位功能）。秒個(gè)位計(jì)數(shù)器 74LS161被接成十進(jìn)制計(jì)數(shù)器，其置數(shù)輸入端A、B、C、D（3腳4腳5腳6腳）接低電平，LD、EP、ET（9腳10腳7腳）接高電平，秒脈沖由CP（2腳）端輸入。計(jì)數(shù)器的輸出端QA、QB、QC、QD（14腳13腳12腳11腳）接譯碼電路CD4511的輸入端D、C、B、A。當(dāng)秒脈沖輸入時(shí)，電路狀態(tài)按二進(jìn)制自然序列依次遞增1，QA、QB、QC、QD輸出為000

34、0、0001、0010、0011、0100、0101、0110、0111、1000、1001，當(dāng)輸出為1010也就是10時(shí)，QA、QC輸出都為1，經(jīng)過(guò)一個(gè)與非門后一路經(jīng)反相后送入或非門的一個(gè)輸入端，輸出送往計(jì)數(shù)器的清零端RD使秒計(jì)數(shù)器清零，另一路經(jīng)反相后作為進(jìn)位脈沖送入秒十位計(jì)數(shù)器的脈沖輸入端。秒十位計(jì)數(shù)器 在這里74LS161被接成六進(jìn)制計(jì)數(shù)器，接法與秒個(gè)位計(jì)數(shù)器相同，秒個(gè)位計(jì)數(shù)器送來(lái)的進(jìn)位脈沖送入秒使位計(jì)數(shù)器的脈沖輸入端，使其按二進(jìn)制自然序依次遞增1，QA、QB、QC、QD端輸出為0000、0001、0010、0011、0100、0101，當(dāng)輸出為0110也就是6時(shí)，QB、QC輸出為1，Q

35、A、QD輸出為0，QB、QC經(jīng)過(guò)一個(gè)與非門后一路先送往秒十位計(jì)數(shù)器的清零端，然后取反接或非門的另一個(gè)輸入端后送入秒個(gè)位計(jì)數(shù)器的清零端，將整個(gè)秒計(jì)數(shù)器清零，另一路經(jīng)反相后作為進(jìn)位脈沖送入分個(gè)位計(jì)數(shù)器的脈沖輸入端。分計(jì)數(shù)器的連接方法與秒計(jì)數(shù)器相同，分計(jì)數(shù)器向時(shí)計(jì)數(shù)器送進(jìn)位脈沖。秒、分的六十進(jìn)制計(jì)數(shù)器的構(gòu)成如圖所示：其程序代碼如下:;定時(shí)中斷處理程序： TIME: PUSH ACC ;保護(hù)現(xiàn)場(chǎng) PUSH PSW MOV TL0,#0B4H ;賦定時(shí)初值 MOV TH0,#3CH INC 20H ; MOV A,20H CJNE A,#20,RETI1 MOV 20H,#00H ;一秒鐘時(shí)間到 MOV

36、 A,21H ADD A,#01H DA A MOV 21H,A CJNE A,#60H,RETI1 MOV 21H,#00H ;一分鐘時(shí)間到 MOV A,22H ADD A,#01H DA A MOV 22H,A CJNE A,#60H,RETI1 MOV 22H,#00H ;一小時(shí)時(shí)間到 274LS161構(gòu)成二十四進(jìn)制計(jì)數(shù)器 二十四進(jìn)制計(jì)數(shù)器，也是用兩個(gè)74LS161集成塊來(lái)實(shí)現(xiàn)的，方法與二十四進(jìn)制計(jì)數(shù)器大同小異，但其要求個(gè)位是十進(jìn)制，狀態(tài)變化在00001001間循環(huán)，十位是二進(jìn)制，狀態(tài)變化在00000010間循環(huán)，顯示為023時(shí)。原理： 由分計(jì)數(shù)器送來(lái)的進(jìn)位脈沖送入時(shí)個(gè)位計(jì)數(shù)器，電路在分

37、進(jìn)位脈沖的作用下按二進(jìn)制自然序依次遞增1，當(dāng)計(jì)數(shù)到24，這時(shí)小時(shí)個(gè)位輸出0100（也就是4），小時(shí)十位輸出0010（也就是2），小時(shí)十位計(jì)數(shù)器只有QC端有輸出，小時(shí)個(gè)位計(jì)數(shù)器只有QB端有輸出，將QC、QB端接一個(gè)二輸入與非門，與非門輸出一路先送入十位計(jì)數(shù)器的清零端然后取反送入或非門的另一個(gè)輸入端，輸出接小時(shí)個(gè)位計(jì)數(shù)器的清零端，其每10小時(shí)清零并向小時(shí)十位計(jì)數(shù)器送進(jìn)位脈沖，當(dāng)十位輸出為二，小時(shí)個(gè)位輸出為四時(shí)，將整個(gè)電路清零，另一路取反后作為星期進(jìn)位脈沖送入星期顯示電路的脈沖輸入端，完成24小時(shí)的顯示及向星期電路送星期進(jìn)位脈沖的功能。二十四進(jìn)制計(jì)數(shù)器的構(gòu)成如圖所示：3.2.3鬧鈴功能：一分鐘整點(diǎn)報(bào)

38、時(shí)功能。其電路圖如下：本實(shí)驗(yàn)使用LED發(fā)光。 3.2.4日歷系統(tǒng)：星期顯示。74LS48的內(nèi)部邏輯入圖所示 為顯示星期，本實(shí)驗(yàn)只用到前面的七中狀態(tài)，只要滿足 ，則可以正顯示從星期一到星期日。用74LS290做一 個(gè)七進(jìn)制的加法計(jì)數(shù)器，將時(shí)的十位的進(jìn)位脈沖接到顯示星期的74LS290的輸入脈沖就可以了。電路圖如下數(shù)字鐘總電框圖如下圖所示：實(shí)驗(yàn)內(nèi)容及步驟：根據(jù)實(shí)驗(yàn)原理，將所需要的各部分做好，在將起接在一起就得到了所需的電路圖。其程序代碼如下:MOV A,23HCJNE A,#24H,RETI1 MOV 23H,#00H ;到時(shí)間達(dá)到24小時(shí),清零. RETI1: POP PSW ;恢復(fù)現(xiàn)場(chǎng) RET

39、I ;中斷返回? NOP ;顯示子程序 DISP: ANL 2FH,#10H ;處理小數(shù)點(diǎn) MOV A,21H ;處理秒21H->2DH,2EH MOV A,22H ;處理分鐘22H->2CH,2DH MOV A,23H ;處理小時(shí)23H->2AH,2BH MOV R0,#2FH ;顯示偏移量 MOV P0,a ;送顯示 MOV R2,#80H ;延時(shí) DJNZ R3,LOOP1 ;循環(huán)顯示 TABLE: db 28h,7eh,0a2h,62h,74h,61h,21h ;不帶小數(shù)點(diǎn) DB 7ah,20h,60h,00,00,00,00,00,00 DB 8H,5eH,82H,

40、42H,54H,41H,1H,5aH ;帶小數(shù)點(diǎn) DB 00H,40H,00,00,00,00,00,00 ;按鍵判斷程序 JZ RETX ;無(wú)鍵按下則返回 JZ RETX ;鍵盤去抖動(dòng)。 MOV R6,A ;將鍵值存入R6。 JNZ LOOP2 ;等待鍵釋放 ANKEY: CLR EA ;關(guān)中斷 LX: MOV A,R6 JB ACC.2,L1 ;是功能鍵轉(zhuǎn)L1 JB ACC.3,L2 ;是確認(rèn)鍵轉(zhuǎn)L2 JB ACC.4,L3 ;是減1鍵轉(zhuǎn)L3 JNB ACC.5,L12 ;不是增1鍵，轉(zhuǎn)L12 JB 2BH.4,L6 ;判斷使哪一位（時(shí)、分、秒）的值加1 LCALL KEY ;判斷有無(wú)鍵按

41、下。 L2: MOV 25H,#00H ;確認(rèn)鍵處理程序 L3: JB 2BH.4,L61 ;增一鍵處理程序 L1: MOV A,25H ;功能鍵處理程序 LB1: MOV 25H,#01H ;25H單元是標(biāo)志位，（25H）=01H調(diào)節(jié)時(shí)單元的值 LB3: MOV 25H,#04H ;25H單元是標(biāo)志位，（25H）=01H調(diào)節(jié)秒單元的值LB2: MOV 25H,#02H ;25H單元是標(biāo)志位，（25H）=01H調(diào)節(jié)分單元的值 L6: MOV A,23H ;時(shí)加一 L8:MOV A,22H ;分加一 L9: MOV A,21H ;秒加一 ADD A,#01H DA A 4系統(tǒng)仿真該電子鐘對(duì)源程序

42、進(jìn)行編譯，自動(dòng)地把VHDL描述轉(zhuǎn)變成門級(jí)電路，進(jìn)而完成各種測(cè)試工作。軟件平臺(tái)自動(dòng)對(duì)設(shè)計(jì)結(jié)果進(jìn)行編譯，檢查連接，給出錯(cuò)誤報(bào)告并進(jìn)行邏輯綜合，同時(shí)將產(chǎn)生編程文件和用于時(shí)序仿真用的輸出文件，最后給出實(shí)現(xiàn)此項(xiàng)目最適合的器件。經(jīng)過(guò)編譯， EDA軟件平臺(tái)報(bào)告電路連接沒(méi)有錯(cuò)誤。4.1仿真圖圖4.1 頂層設(shè)計(jì)仿真圖由圖可知，當(dāng)遇到上升沿時(shí)發(fā)一個(gè)信號(hào)，在高電位時(shí)有效，而在低電位時(shí)無(wú)效。在遇到上升沿時(shí)計(jì)數(shù)器進(jìn)位加一，當(dāng)計(jì)數(shù)器不為零時(shí)不發(fā)信號(hào)，只有當(dāng)計(jì)數(shù)器為零時(shí)才發(fā)一個(gè)信號(hào)。單片機(jī)時(shí)間基準(zhǔn)振蕩電路中振蕩晶體頻率的選擇必須要和程序中的時(shí)間基準(zhǔn)相一致，也就是說(shuō)要采用振蕩頻率為12M的振蕩晶體，否則若采用了11.59M的振蕩晶體就會(huì)使得單個(gè)振蕩周期變長(zhǎng)，故而使單個(gè)時(shí)間間隔變長(zhǎng)，最終會(huì)導(dǎo)致實(shí)際上的電子鐘走時(shí)變“慢”。由于單片機(jī)處理數(shù)據(jù)過(guò)程中要響應(yīng)中斷等原因，而中斷服務(wù)程序所花費(fèi)的時(shí)間必須在中斷返回后在計(jì)時(shí)單元中扣除掉，否則實(shí)際上制作出來(lái)的電子鐘會(huì)變“慢”。在本次程序設(shè)計(jì)中將中斷服務(wù)程序所花費(fèi)的時(shí)間直接從定時(shí)間隔 (50ms) 中扣除，也就是說(shuō)將定時(shí)間隔設(shè)置得比50ms小一些，必須不斷地通過(guò)軟件調(diào)試該時(shí)間間隔，這樣才能使得電子鐘的走時(shí)誤差達(dá)到最小。在調(diào)試每個(gè)數(shù)碼管的發(fā)光時(shí)間時(shí)，必須反復(fù)修改程序中的給定的