數(shù)電第二章習(xí)題

1、、選擇題1.下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有A.Y=B+AB2?若在編碼器中有50個(gè)編碼對(duì)象,A.5B.6第二章CDB.Y=AB+BCC.Y=ABC+ABD.Y=(A+B)AD則要求輸出二進(jìn)制代碼位數(shù)為C.10D.50位。3.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有C個(gè)。4.D.A.1B.2C.4D.16卜列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有A.F=BCACABD.F=BCACABBCABACB.函數(shù)F?AB?BC,當(dāng)變量的取值為A.B=C=1B.B=C=0F=ACBCABC.F=ACBCABABE.F=BCACABABACD時(shí),將出現(xiàn)冒險(xiǎn)現(xiàn)象。C.A=1,C=0D.A=0,B=0

2、.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y=AA.A1A0X0A1A0X1A1AOX2A1A0X3B.A1A0X0C.A1A0X1A1A0X37.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有個(gè)。A.1B.2C.3D.4E.88.在下列邏輯電路中，不是組合邏輯電路的有A.譯碼器B.編碼器C.全加器D.寄存器9.八路數(shù)據(jù)分配器，其地址輸入端有C個(gè)。A.1B.2C.3D.4E.810.組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有ABA.修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容C.后級(jí)加緩沖電路D.屏蔽輸入信號(hào)的尖峰干擾11.101鍵盤的編碼器輸出C位二進(jìn)制代碼。A.2B.6C.7D.812.

3、用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)ABCA.STA=1,STB=D,STC=0B.STa=1,STB=D,stc=dC.stA=1,STB=0,stC:DD.stA=D,STb=0,STC=013.以下電路中加電路。以適當(dāng)輔助門電路,AB適于實(shí)現(xiàn)單輸出組合邏輯A.進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=AiAoAiAo,應(yīng)使AA. Do = D2 = 0 , D1 = D3 = 1C. Do = D1 = 0 , D2 = D3 = 1B. Do = D2 = 1 , D1 = D3 = 0D. Do = D1 = 1

4、, D2 = D3 = 0用三線-八線譯碼器A. 用與非門 , Y= Y0Y1YY5Y6Y7C.用或門，Y=y2 Y374LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=A2A2A1B.用與門，Y=Y2Y3D.用或門，Y=Yo+Y+Y4+Y5+丫6+丫716?編碼電路和譯碼電路中，（B）電路的輸入是二進(jìn)制代碼A.編碼B.譯碼C.編碼和譯碼17?組合邏輯電路輸出狀態(tài)的改變（A）A. 僅與該時(shí)刻輸入信號(hào)的狀態(tài)有關(guān)B. 僅與時(shí)序電路的原狀態(tài)有關(guān)C. 與A、B皆有關(guān)18.16位輸入的二進(jìn)制編碼器，其輸出端有（C）位A.256B.128C.4D.319.對(duì)于四位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有（B）A.4個(gè)B.1

5、6個(gè)C.8個(gè)D.1o個(gè)2。.在下列邏輯電路中，不是組合邏輯電路的有（D）A.譯碼器B.編碼器C.全加器D.寄存器22. 對(duì)于輸出低電平有效的2 4 線譯碼器來(lái)說(shuō)要實(shí)現(xiàn)，丫 = AB ? AB 的功能，應(yīng)外加A. 或門B. 與門23.A. 16-4B. 10-524.器。A. 4-16B. 5-10C.或非門D.與非門兩片 8-3 線優(yōu)先編碼器（ 74148 ） 線優(yōu)先編碼器。C. 16-8D. 10-8兩片 3-8 線譯碼器（ 74138 ） 可擴(kuò)展成C. 8-16D.8-10（ D ）可擴(kuò)展成 （ AA ） 線譯碼25.3 線 -8線譯碼器74LS138 處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2A1 Ao

6、=OO1 時(shí)，輸出7丫0=（ C ）A.11101111B.10111111C.11111101D.1111001126.對(duì)于三位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有（C）A.4個(gè)B.16個(gè)C.8個(gè)D.10個(gè)27.3線-8線譯碼器74LS138處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2A1Ao=11O時(shí)，輸出7丫0=（B）A.11011111B.10111111C.11111101D.1111001128?具有3條地址輸入線的選擇器含（B）條數(shù)據(jù)輸入線。A.4B.8C.12D.1629.八選一數(shù)據(jù)選擇器74LS151的地址線為011時(shí)，輸出Y（C）A.0B.1C.D3D.D51.1 1位半加器的輸入和輸出分別為（

7、B）A.A,B,CI和S,COB.A,B和SC.A,B和S,CO31. 半加器的求和的邏輯關(guān)系是（D）A.與非B.或非C.與或非D.異或32. 優(yōu)先編碼器74LS148輸入為：輸出為：、1、。當(dāng)使能輸入?：|,時(shí)，輸出-應(yīng)為（A）A.001B.010C.110D.01133. 在下列邏輯電路中，不是組合邏輯電路的有（C）A.譯碼器B.數(shù)據(jù)選擇器C.計(jì)數(shù)器D.數(shù)值比較器34. 能起到多路開(kāi)關(guān)作用的是（C）A.編碼器B.譯碼器C.數(shù)據(jù)選擇器D.數(shù)值比較器35. 能實(shí)現(xiàn)對(duì)一系列高低電平編成對(duì)應(yīng)的二值代碼的器件是（A）A.編碼器B.譯碼器C.加法器D.數(shù)據(jù)選擇器36. 能實(shí)現(xiàn)將輸入的二進(jìn)制代碼轉(zhuǎn)換成對(duì)

8、應(yīng)的高低電平輸出信號(hào)的是（B）A.編碼器B.譯碼器C.數(shù)據(jù)選擇器D.數(shù)值比較器38. 用3-8譯碼器設(shè)計(jì)的組合邏輯函數(shù)變量最大數(shù)為（B）A.2B.3C.4D.539. 用8選1數(shù)據(jù)選擇器可設(shè)計(jì)的組合邏輯函數(shù)變量最大數(shù)為（C）A.2B.3C.4D.540. 用4片74148可擴(kuò)展成的編碼器是（D）A.8線-3線B.16線-4線C.24線-5線D.32線-5線41. 用4片74138可擴(kuò)展成的譯碼器是（D）A.3線-8線B.4線-16線C.5線-24線D.5線-32線42. 編碼電路和譯碼電路中，（A）電路的輸出是二進(jìn)制代碼。A.編碼B.譯碼C.編碼和譯碼43. （B）是構(gòu)成組合邏輯電路的基本單元

9、。A.觸發(fā)器B.門電路C.門電路和觸發(fā)器44. 下列說(shuō)法錯(cuò)誤的是（C）oA. 74HC148的輸入和輸出均以低電平作為有效信號(hào)。C. 7448 的輸出以低電平為有效信號(hào)。B. 74HC138的輸出以低電平作為有效信號(hào)。45. 對(duì)于3位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有（B）個(gè)。A. 3B. 8B.C.'能路工作，而且有蒯馬輸47.兩個(gè)1位二進(jìn)制A和B相比較,A. ABB. ABC. A時(shí)，D. (AB)48.兩個(gè)二進(jìn)制 數(shù)A和B相比較,可以用 E1 (=B1 "eIALA. ABB. AB49.兩個(gè)二進(jìn)制 數(shù)A和B相比較,C.C.可以用11110111( DA. ABB. AB

10、C.50. 一個(gè)4選1數(shù)據(jù)選擇器的地址端有（）個(gè)。A>B )丫 0的為、A< B的輒串值號(hào)（Y、=0）時(shí)， 地址將 A2A1AM=011,D. (AB)D. 11111111作為a= b的輸出信號(hào)L）。D. (AB)A.8B. 1C.D.251.在8線一3線優(yōu)先編碼器74HC148中,A. “電路工作，但無(wú)編碼輸入”擴(kuò)展端Yex的低電平輸出信號(hào)表示（52. 8線一 3線優(yōu)先編碼器的輸入為I。17 ,值是（C）A. 111B.010C. 00054.已知74LS138譯碼器的輸入三個(gè)使能端（則輸出丫 7? 丫 0是（C ）A.11111101B.1011111156、半加器和的輸出端

11、與輸入端的邏輯關(guān)系是(D )A、與非 B、或非 C、與或非 D、異或57、TTL集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為VVVVVVVYA2A1A0=101時(shí)，輸出：7'6542'10為（B）。A.00100000B.11011111C.11110111D.0000010058、屬于組合邏輯電路的部件是（A）oA、編碼器B、寄存器C、觸發(fā)器D、計(jì)數(shù)器59.以下錯(cuò)誤的是（B）a.數(shù)字比較器可以比較數(shù)字大小b.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器c.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位相加的電路叫全加器d?編碼器可分為普通全加器和優(yōu)先編碼器、判斷題

12、（正確打/錯(cuò)誤的打X）1 .優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（X）2 .編碼與譯碼是互逆的過(guò)程。（V）3 .二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（V）4 .液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（V）5 .液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（X）6 .半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動(dòng)能力問(wèn)題。（V）7 .共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（V）8.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。(V )9.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。10.組合邏輯電

13、路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。11 .八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8 個(gè)。(X )12 ?優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼13 ?譯碼器哪個(gè)輸出信號(hào)有效取決于譯碼器的地址輸入信號(hào)（V）14 .組合邏輯電路在任意時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，15?寄存器、編碼器、譯存器、加法器都是組合電路邏輯部件。.(X),還與電路原來(lái)的狀態(tài)有關(guān)。三、填空題接法。力口入選通電路4.優(yōu)先編碼器74LS148輸入為IoYi能輸入=0,時(shí),輸出應(yīng)為0015、4線一1 0線譯碼器有4個(gè)輸入端,1 0個(gè)輸出端，一6_個(gè)1?半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：

14、共限接法和共2?對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用低電壬驅(qū)動(dòng)的七段顯示譯碼器。3?消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有修改邏輯設(shè)計(jì)、濾波電容不用的狀態(tài)。6、 組合電路與時(shí)序電路的主要區(qū)別:A2AiAo=11O 時(shí)，輸出7、 74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為Y7Y6YY4YY2Y1Y0應(yīng)為101111118、驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為一低一有效四、設(shè)計(jì)與分析題1、用四輸入數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)（本題目只作為了解，不需掌握）=BD+AB+ASC解：用代數(shù)法求。根據(jù)邏輯表達(dá)式，其有四個(gè)輸入變量A、B、CD,而四選一數(shù)據(jù)選擇器只需兩位地址代碼和八，若選A和B作為選擇器

15、的地址輸入，A=二人、B=,余下的項(xiàng)可選作數(shù)據(jù)輸入用。于是將表達(dá)式進(jìn)行變換，變化成每項(xiàng)都含有A和B原變量和反變量組成的表達(dá)式尸（幾及口°）=啟。+曲斗屈？=（國(guó)4玄3°+血+廂區(qū)=A£D+ASD+AS+A&CEN MUXEAiJb30DoDDlCD2Ch一1D3=j4s+ABD+ABC=AB10+ABD+ABC+AB1A）口D比由此可知：Db=0Di=DD=D3=1根據(jù)得到的表達(dá)式可畫出邏輯圖2、用八選一數(shù)據(jù)選擇器T576實(shí)現(xiàn)函數(shù)FR,aD）工誠(chéng)解：由于八選一數(shù)據(jù)選擇器的地址輸入（通道選擇）信號(hào)有：A2A1Ab三個(gè)。因此將ABC三個(gè)變量做地址輸入信號(hào)，而D

16、作為數(shù)據(jù)輸入。因而實(shí)現(xiàn)函數(shù)F的關(guān)鍵是根據(jù)函數(shù)式確定數(shù)據(jù)輸入D0?D7求數(shù)據(jù)輸入D（?D7可以采用代數(shù)法也可采用卡諾圖來(lái)求本題采用卡諾圖法來(lái)求：1?首先分別畫出函數(shù)和選擇器的卡諾圖如圖5(a)、(b)圖5圖（b）為取ABC作地址選擇畫出的選擇器卡諾圖，當(dāng)ABC由000?111變化，其相應(yīng)的輸出數(shù)據(jù)為D0?D7,因此反映在卡諾圖上相應(yīng)的方格分別填入D0?D7,其余的一個(gè)變量D可組成余函數(shù)。對(duì)照?qǐng)D5（a）和（b）可確定D0?D7,其方法是：圖（b）中D對(duì)應(yīng)于圖（a）中的方格內(nèi)全為1,則此D=1;反之，若方格內(nèi)全為0,貝UD=0。圖（b）中D對(duì)應(yīng)于圖（a）中的方格內(nèi)有0也有1,則D應(yīng)為1格對(duì)應(yīng)的輸入變

17、量的積之和（此積之和式中只能含余下變量D）。由此得Di為=1D6=0D7=11JoNrt小QINGQ廠0-712AAAIDtDDIErDIErDID-O12945s7I叮63、用四選一數(shù)據(jù)選擇器及門電路實(shí)現(xiàn)一位二進(jìn)制全減運(yùn)算D=0D1=1D2=1D3=0D4=1其邏輯圖如圖6oCBAo110110-1D5STMUXAoAlS=AiEiCi_+AiBiCi-i十AjBiCi-i+直芒心口q=AiBiCiA+AiBiCt-j+兀場(chǎng)0口+-+AtBt?!+AtBi?0+Ci4LSTLMUX辱AoAiODD2Bi-Ai-Db4、如圖所示為由八選一數(shù)據(jù)選擇器實(shí)現(xiàn)的函數(shù)F(1)試寫出F的表達(dá)式。(2)用3

18、-8譯碼器74LS138及與非門實(shí)現(xiàn)函數(shù)FOCBA 11DDEN MU Ao X n Ai Az-I dd-doo & D4 Ds D6 DTBIN/OCAO山01234567F = Yo Y1Y2 YiYyYs Yj o解：./-二二卜二己(2)F(ABCD)八m(0,1,2,3,5,7,8,10)EKTMUXTo?Yr焉Y15oC-EAUDD-D-rooB?F011-013AQ(I)S35.寫出右圖所示電路輸出信號(hào)Y的邏輯表達(dá)式，弁說(shuō)明其功能。6.用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)OIA<I1JfrOld(7分)Z=AC'74H<IFIw7?用譯石器7

19、4LS138實(shí)現(xiàn)邏輯函數(shù)F(A,B,C)=Zm(1,2,3,5,6)(7分)篇3論*Y呂址升T4LS138抵美y氏tip9?式設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)，邏輯電路正常工作時(shí)，任何時(shí)刻必須有一盞燈亮，而其它點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求能發(fā)出故障信號(hào)，要求采用四選一數(shù)據(jù)選擇器74153來(lái)實(shí)現(xiàn)（信號(hào)燈為紅R、黃A、綠G）（7分）ft1麗;："10 .設(shè)輸入變量A、B、C、D,輸出為Fo當(dāng)A、B、C、D有三個(gè)或三個(gè)以上為1時(shí)，輸出為1,輸入為其它狀態(tài)時(shí)，輸出為0。試用與非門設(shè)計(jì)四變量的多數(shù)表決電路。（7分）11 .設(shè)8421BCD碼對(duì)應(yīng)的十進(jìn)制數(shù)為X,當(dāng)X<2,或7時(shí)電路輸出

20、F為高電平，否則為低電平。試設(shè)計(jì)該電路，并用與非門實(shí)現(xiàn)之。(1)列出真值表；(2)試寫出輸出信號(hào)的邏輯表達(dá)式；(3)畫出邏輯電路圖。(7分)12次用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)Y=AB+BC+AC,寫出分析過(guò)程，畫出邏輯電路圖。(7分)cc14HD5D6D7D3D Agffl £mD0wibJN7415113 .分析組合邏輯電路功能(圖中門電路為與非門)(1)輸出邏輯函數(shù)式；(2 )真值表；(3)功能判斷。（7分）ABCDY14 .設(shè)計(jì)一個(gè)判斷輸入的3位代碼能否被3整除的電路，用譯碼器 74138實(shí)現(xiàn)，可適當(dāng)加門電路。(7分)(1)邏輯抽象及真值表；(2)邏輯函數(shù)式；(

21、3)形式變換。(4)邏輯電路圖。15.設(shè)計(jì)一個(gè)3人表決電路,(1)邏輯抽象及真值表；(2)邏輯函數(shù)式；(3)形式變換。(4)邏輯電路圖。A具有一票否決權(quán)，用1 4vcc2 BY03 CY1G2Afn-5-< 6G1Y47 Y7Y5SGNDY62輸入端四或非門17402實(shí)741381YIA'ESY5 2A2B r GN1L1016.設(shè)計(jì)一個(gè)判斷輸入的 4位代碼能否被3整除的電路，用譯碼器(1)邏輯抽象及真值表;(2)邏輯函數(shù)式；(3)形式變換。(4)邏輯電路圖。7402151蟲(chóng)-1 £111Q947分）74151實(shí)現(xiàn)。(7分)D3VCCD2D4DID5DOD6YD7WA日

22、BGNDC比151413127415117.分析下圖電路，寫出輸出Z的邏輯函數(shù)式。74HC151為8選1數(shù)據(jù)選擇器，輸出的邏輯函數(shù)式為Y=D0(A2AA0)Di(A2AiA0)D2(A2AA0)D3(A2AA0)D4(A2A;A0)d5(a2A1A0)d6(a2aiA0)D7( A2 A1 A0)。ZX 0DgDi Di D )D* Oj鼻-蔚B- A)匚一屯薊74HC151D* DfS'S iT!18?式畫出用3線一 8線譯碼器74HC138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。¥= AC$2 = B C # ABC'10YYYYYYYY19.試用4選1數(shù)據(jù)選擇器

23、74HC153產(chǎn)生邏輯函數(shù)Y = AB C ' A C BC oD D DWD.3UH限Y心20.試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)丫二AC)ABC:ABC(8分)A2A1Ao74LS1381 ”STaSTb0STcA2AlMUXCT74LS151AflENDO DI D2 D3 D4 D5 Dtf D7DgDiD工D)D4DwD劃D7AoA.74HC151S21.試用3線一8線譯石器74LS138和門電路實(shí)現(xiàn)下列函數(shù)A、B、C)=AB+ACD-A2YoY11AuA074LS138丫3STaY41一上STbSTcY?解：Z(ABC)=AB+aC=ABC+C)+AC(B+B)=ab(+abC+Aboabc=mlFmm6nm7m1*m3*mQ*m722、用如圖所示的8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)下列函數(shù)。（8分）Y(A,B,C,D)=2m(1,5,6,7,9,11,12,13,14)74LS138的邏輯功能表A-MUXBCT74LS1510豆r-DODID2D3D4D5D6D7中1解：.一23?有一水箱，由大、小兩臺(tái)水泵Ml和Ms供水，如圖所示。水箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、Co水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件時(shí)，檢測(cè)元件給出低電平?，F(xiàn)要求當(dāng)水位超過(guò)C點(diǎn)時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)M