南京工程學院數(shù)電考試題

1、南京工程學院試卷(A)一、填空題（本題10空 ,每空2分，共20分）1、將8421BCD碼數(shù)（0011 0011）化成十進制數(shù) 、八進制數(shù) 、十六進制數(shù) 。2、常用的MSI組合邏輯模塊有 、 、 及 、 和 等3、某RAM芯片有個10個地址端和4個數(shù)據(jù)端的，其存儲容量為 。4、PROM芯片出廠時，存儲單元全存1（或0），使用時，允許用戶根據(jù)需要把某些單元改寫為0（或1），允許改寫的次數(shù)為 次二、化簡題（每題3分，共9分）1、用公式法將化簡為最簡與或式。 2、用圖形法將化簡為最簡與或式。 3、用圖形法將化簡為最簡與或式。 三、判斷題（每題2分，共10分）判斷下列各電路是否正確（輸出波形，輸出邏輯

2、關系，參數(shù)選擇及電路接法），正確的打，錯誤的打×。（圖中門電路為TTL型） ( a ) ( b ) ( c ) ( d ) ( e ) 四、試寫出下列邏輯電路的邏輯函數(shù)表達式。（6分）五、某樓梯上、下各有一個開關A、B，用來控制樓道燈Z，要求上樓時，可在樓下開燈，上樓后可在樓上順手關燈。下樓時，可在樓上開燈，下樓后可在樓下順手關燈。設AB初始狀態(tài)00時，燈不亮，Z0。試跟據(jù)A、B和Z的邏輯關系列真值表。（4分）六、分別畫出用下列方法實現(xiàn)邏輯函數(shù)的邏輯圖（輸入信號可為原變量或反變量）。（8分）（1）用最少的與非門實現(xiàn)；（2）用3線8線譯碼器（邏輯符號如圖所示）加適當門電路實現(xiàn)。七、試列

3、出圖（a）、圖（b）所示電路的Qn+1的表達式，并對應下面所示的輸入信號波形和時鐘波形，畫出Q1、Q2端的波形，設Q1、Q2的初始狀態(tài)為0。（8分） 八、分析下圖所示電路：（1）列出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時序圖；（4）并回答：該電路是同步還是異步時序電路？（16分）九、某集成十進制計數(shù)器的功能表及邏輯符號如下，試畫出用復位法將其構成31進制計數(shù)器的電路圖。（5分） 十、用PLA實現(xiàn)下列邏輯函數(shù)（共8分）（1）（4分）（2）（4分） 十一、集成555定時器的功能表及其所構成的電路如下，試分析其構成何種應用電路，并畫出uc、uo的

4、波形。（6分） 、南京工程學院試卷(B)一、填空題（本題10空 ,每空2分,共20分 ）1、將8421BCD碼數(shù)（0101 0111）化成十進制數(shù) 、二進制數(shù) 、八進制數(shù) 和十六進制數(shù) 。2、通過使能端的控制可以使TS與非門的輸出實現(xiàn) 邏輯功能或 狀態(tài)。3、某RAM芯片的存儲容量為2048×4，該芯片有 個地址端和 個數(shù)據(jù)端。4、EPROM的 陣列是可編程的, 陣列是固定的。二、化簡題（每題3分，共9分）1、用公式法將化簡為最簡與或式。 2、用圖形法將化簡為最簡與或式。 3、用圖形法將化簡為最簡與或式。 五、用兩個水泵X、Y給礦井排水。如果礦井水位達到A(最低)，開動X就可以；如果水

5、位達到B(中水位)，需開動Y；如果水位達到C（最高），則X和Y必須同時開動。試根據(jù)X、Y同A、B、C的邏輯關系列真值表。（4分）六、分別畫出用下列方法實現(xiàn)邏輯函數(shù)的邏輯圖（輸入信號可為原變量或反變量）。（8分）（1）用最少的與非門實現(xiàn)；（2）用3線8線譯碼器（邏輯符號如圖所示）加適當門電路實現(xiàn)。七、試列出圖（a）、圖（b）所示電路的Qn+1的表達式，并對應下面所示的輸入信號波形和時鐘波形，畫出Q1、Q2端的波形，設Q1、Q2的初始狀態(tài)為0。（8分）八、分析下圖所示電路：（1）列出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時序圖；（4）并回答：該電

6、路是同步還是異步時序電路？（16分） 九、某集成4位二進制計數(shù)器的功能表及邏輯符號如下，試畫出用復位法將其構成47進制計數(shù)器的電路圖。（5分） 十、用PLA實現(xiàn)下列邏輯函數(shù)（共8分）（1）（4分）（2）（4分）十一、集成555定時器的功能表及其所構成的電路如下，試分析其構成何種應用電路，并根據(jù)給定輸入信號ui的波形畫出uo的波形。（6分） 2數(shù)字電路基礎1、數(shù)字信號的特點是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來表示。 2、分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。 3、數(shù)字電路中，常用的計數(shù)進制 ， ， ， 。4、常用的BCD碼有 、 、 、 等。5、邏輯代數(shù)中3種基本運

7、算是 ， ， 。 6、邏輯代數(shù)函數(shù)常用的4種表示方法 ， ， ， 。邏輯代數(shù)函數(shù)式，真值表，卡諾圖，邏輯圖7、邏輯函數(shù)的化簡有 ， 兩種方法。 8、邏輯函數(shù)的最簡與或式的標準是 ， 。9、邏輯代數(shù)的三個重要規(guī)則是 、 、 。 選擇題：1、一位八進制數(shù)可以用（ ）位二進制數(shù)來表示。 A、2 B、3 C、 D、162、.一位十六進制數(shù)可以用（ ）位二進制數(shù)來表示。 A、1 B、2 C、4 4 D、163、十進制數(shù)25用8421BCD碼表示為（ ）。 A、10 101 B、0010 0101 C、100101 D、101014、8421BCD碼是（ ） A、有權碼 B、無權碼 C、以上二者都不是5、

8、余3BCD碼是（ ） A、有權碼 B、無權碼 C、以上二者都不是。6、在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。（ ） A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是17、相同為“0”不同為“1”它的邏輯關系是（ ） A、或邏輯 B、與邏輯 C、異或邏輯8、相同為“1”不同為“0”它的邏輯關系是（ ） A、或邏輯 B、與邏輯 C、同或邏輯9、下列邏輯代數(shù)運算錯誤的是：（ ） A、A+A=A B、A=1 C、AA= A D、A+=110、下列函數(shù)中等于A的是：（ ） A、A+1 B、A（A+B） C、A+B D、A+11、當邏輯函數(shù)有n個變量時，共有（ ）個變量取值組合

9、？ A、n B、2n 、 C、n2 D、2n12、重疊律的基本公式是（ ） BA、A+A=2A B、A+A=A C、A·A=A213、用卡諾圖化簡邏輯函數(shù)時，4個相鄰最小項合并，可以消去（ ）個變量。BA、1 B、2 C、314、用卡諾圖化簡邏輯函數(shù)時，8個相鄰最小項合并，可以消去（ ）個變量。CA、1 B、2 C、3判斷：1、邏輯變量的取值，1比0大。 （ ） ×2、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（ ） 3、若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。 （ ） 4、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。 （ ） 5、三變量邏輯函數(shù)的

10、最小項最多有6個。 ( ) ×6、五變量的邏輯函數(shù)有32個最小項。 （ ） 7、Y=A的反函數(shù)是+B+C。 （ ） 8、邏輯函數(shù)中的無關項，可以取0，也可以取1，它的取值對邏輯函數(shù)值沒有影響。（ ） 數(shù)制轉(zhuǎn)化：1、（0.742）10=( ) 22、（45.378）10=( )23、（156）10=（ ）2=（ ）8=（ ）16=( )8421BCD4、（374.51）10=( ) 8421BCD5、(74 ) 10=( ) 2=( ) 8421BCD6、（256）10=（ ）2=（ ）8=（ ）167、(100001)2= ( )108、(11001.01 )2=( ) 109、(1

11、00011.011 )2=( )8= ( )1610、.(11001011.101) 2=( ) 8=( ) 1611、( 10010011 )8421BCD=（ ）1012、(111000 ) 8421BCD=( ) 1013、（6DE.C8）16=( ) 2=( ) 814、(45C) 16=( ) 2=( ) 8=( ) 1015、（253）8=（ ）2=（ ）16邏輯函數(shù)化簡：用公式法化簡邏輯函數(shù)： 1、F= A(B+) + (+C)+ BCDE+ (D+E)F 2、F=AD+C+B+A(B+)+BC+ ADE 3、F=A（B+）+（+C）+BCDE+（D+E）F 4、A+ BD+DC

12、E + D 5、F= 6、F=+AB 7、Y=AB+ACD+BCD+ 用卡諾圖法化簡邏輯函數(shù)： 1、Y=A+BCD +D+ A+BD 2、Y=A +BD +BC+BD .3、Y=C+AB+B 4、F=m（1，3，8，9，10，11，14，15） 5、F=m (0，1，2，3，4，6，7，8，9，10，11，14) 6、F（A，B，C，D）=m（0，1，4，9，12，13）+d（2，3，6，7，8，10、11、14） 3邏輯門電路填空題：1、與非門的邏輯功能為 。 2、對于與非門閑置輸入端可直接與 連接。 3、三態(tài)門的“三態(tài)”指 ， 和 。 4、TTL與非門輸入級由 組成。兩個OC門輸出端直接接

13、在一起稱為 。5、TTL與非門電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)、 區(qū)。6、TTL與非門的uIUOFF時，與非門 ，輸出 ，uIUON時，與非門 ，輸出 。 7、TTL與非的VOFF稱為 ，VON稱為 。8、具有推拉輸出結(jié)構TTL門電路的輸出端不允許直接 。 9、在TTL與非門，異或門，集電級開路門，三態(tài)門中，為實現(xiàn)線與邏輯功能應選用 ，要有推拉式輸出級，又要能驅(qū)動總線應選用 門。10、TTL或非門多于輸入端的處理是 。 選擇題：1、在數(shù)字電路中，晶體管的工作狀態(tài)為：（ ） A、飽和； B、放大； C、飽和或放大； D、飽和或截止2、三極管可靠截止的條件是（ ） A、UBE0 B、UBE &

14、gt;0 C、UBE=0、7V3、下列圖中的邏輯關系正確的是 （ ） A、Y= B、Y= ABC C、Y=4、下列圖中的邏輯關系正確的是 （ ） A A、Y= B、Y= C、Y= A、Y= B、Y處于懸浮狀態(tài) C、Y= 6、A、Y= B、Y處于懸浮狀態(tài) C、 Y= 7、對于TTL與非門閑置輸入端的處理，下列說法錯誤的是 。 A、接電源 B、通過電阻3k接電源 C、接地 D、與有用輸入端并聯(lián)8、下面各圖中輸出為高電平的是（ ） 9、在不影響邏輯功能的情況下，TTL與非門的多余端可（ ） A、接電阻 B、懸空 C、接低電平10、能夠通過并聯(lián)輸出端實現(xiàn)線與的門電路是（ ） A、普通與非門 B、三態(tài)門

15、 C、集電極開路門11、對于MOS門電路，多余端不允許（ ） A、懸空 B、與有用端并聯(lián) C、接電源 D、接低電平12、通常，具有同樣功能的TTL電路比CMOS電路工作速度（ ） A、高 B、低 C、差不多判斷：1、與非門的邏輯功能是：有0出1，全1出0。 （ ） 2、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ） 3、一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（ ） 4、集電極開路門可實現(xiàn)線與。 ( ) 5、CMOS門電路的輸入端懸空時相當于接邏輯1。 （ ） 畫波形圖：1、已知各邏輯門輸入A、B和輸出F的波形如下圖所示寫出F的邏輯表達式并畫出邏輯電路。 2、對應于圖（

16、 a）、（ b）所示的各種情況，分別畫出輸出 Y的波形。 4組合邏輯電路填空題：1、組合邏輯電路沒有 功能。 2、數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。 3、優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出A2A1A0=011，可知對輸入的 進行編碼。4、對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用 電平驅(qū)動的七段顯示譯碼器。5、競爭冒險的判斷方法 ， 。 選擇題：1、在下列邏輯電路中，不是組合邏輯電路的有（ ）。A、譯碼器 B、編碼器 C、全加器 D、寄存器2、以下各電路中，屬于組合邏輯電路的是：（ ） A、定時器； B、譯碼器； C、寄存器； D、計數(shù)器3、用n位二進制代碼對2n個信號進行

17、編碼的電路是（ ） A、二十進制編碼器 B、二進制譯碼器 C、二進制編碼器4、若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（ ）位。 A、5、 B、6 C、10 D、505、74LS138譯碼器有（ ）。 A、三個輸入端，三個輸出端； B、八個輸入端，八個輸出端； C、三個輸入端，八個輸出端； D、八個輸入端，三個輸出端。6、八路數(shù)據(jù)分配器，其地址輸入端有（ ）個。 A、1 B、2 C、3 D、4 7、一個8選1多路選擇器，輸入地址有（ ）。 A、2位 B、3位 C、4位 D、8位8、一個16選1多路選擇器輸入地址有（ ）。 A、2位 B、3位 C、4位 D、8位 判斷：1、用二進

18、制代碼表示某一信息稱為編碼，反之，把二進制代碼所表示的信息翻譯出來稱為譯碼。 （ ） 2、優(yōu)先編碼只對優(yōu)先級別高的信息進行編碼。 （ ） 3、優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（ ） 4、編碼與譯碼是互逆的過程。 （ ） 5、當輸入9個信號時，需要3位的二進制代碼輸出。 （ ） 6、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。 （ ） 分析電路：1、根據(jù)邏輯圖，寫出邏輯函數(shù),并畫出Y的波形。 2、寫出圖中所示組合電路輸出函數(shù)F的表達式，列出真值表，分析邏輯功能。 3、八路數(shù)據(jù)選擇器構成的電路如圖所示， A2、 A1、 A0為數(shù)據(jù)輸入端，根據(jù)圖中對 D0 D7的

19、設置，寫出該電路所實現(xiàn)函數(shù) Y的表達式。 4、分析右圖8選1數(shù)據(jù)選擇器的構成電路，寫出其邏輯表達式。 設計電路：1、為提高報警信號的可靠性，在有關部位安置了 3個同類型的危險報警器，只有當 3個危險報警器中至少有兩個指示危險時，才實現(xiàn)關機操作。試畫出具有該功能的邏輯電路。2、設計一個故障顯示電路，要求：（1）兩臺電機同時工作時F1燈亮；（2）兩臺電機都有故障時F2燈亮；（3）其中一臺電機有故障時F3燈亮。3、某車間有A、B、C、D四臺發(fā)電機，今要求（1）A必須開機（2）其他三臺電動機中至少有兩臺開機，如不滿足上述要求，則指示燈熄滅。試用與非門完成此電路。4、2.試用74LS138和適當門電路實

20、現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7）5、用3線-8線譯碼器和門電路設計組合邏輯電路，使Y=BC+AB 7、試用8選一數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)Y（A，B，C，D）=m（4，5，10，12，13）。 5時序邏輯電路填空題：1、組合邏輯電路由各種 組成；而時序邏輯電路由 和 組成，且 必不可少，它主要由 組成。 2、一個觸發(fā)器可以存放 位二進制數(shù)。 3、觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。 4、觸發(fā)器具有 功能，常用來保存 信息。 5、觸發(fā)器的邏輯功能可以用 、 、 、 來描述。6、觸發(fā)器有 個穩(wěn)態(tài)，存儲8位二進制信息要

21、 個觸發(fā)器。 7、同步RS觸發(fā)器中R、S為 電平有效，基本R、S觸發(fā)器中R、S為 電平有效。 8、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。 9、計數(shù)器按進制不同分為 、 、 。10、計數(shù)器按增減趨勢分有 、 和 計數(shù)器。11、寄存器按照功能不同可分為兩類： 寄存器和 寄存器。12、移位寄存器的移位方式有 、 和 。 選擇題：1、觸發(fā)器 （ ） A、有兩個穩(wěn)定狀態(tài) B、一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài) C、無穩(wěn)定狀態(tài)2、D觸發(fā)器的邏輯功能有 （ ） A、置0、置1 B、置0、置1、保持 C、置0、置1、保持、計數(shù)3、對于D觸發(fā)器，欲使Qn+1=Qn，應使輸入D =（ ）

22、A、0 B、1 C、Q D、4、為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使 （ ） A、J=D,K= B、K=D,J= C、J=K=D D、J=K=5、下列邏輯電路中為時序邏輯電路的是 （ ） A、變量譯碼器 B、加法器 C、數(shù)碼寄存器 D、數(shù)據(jù)選擇器6、同步時序邏輯電路中，所有觸發(fā)器的時鐘脈沖是 （ ） A、在同一個時鐘脈沖的控制下B、后一個觸發(fā)器時鐘脈沖是前一個觸發(fā)器輸出提供的。 C、時鐘脈沖只加到部分觸發(fā)器上。7、同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是 ( ) A、工作速度高 B、觸發(fā)器利用率高 C、電路簡單 D、不受時鐘CP控制8、N進制計數(shù)器是指該計數(shù)器 （ ） A、有N個有

23、效狀態(tài) B、由N個觸發(fā)器組成 C、有N個有效循環(huán)9、有八個觸發(fā)器的二進制計數(shù)器，它們最多有（ ）種計數(shù)狀態(tài)。 A、8； B、16； C、256； D、6410、一位8421BCD碼計數(shù)器至少需要（ ）個觸發(fā)器。 A、3 B、4 C、5 D、1011、十二進制加法計數(shù)器需要（ ）個觸發(fā)器構成。 A、8； B、16； C、4； D、312、由四個觸發(fā)器構成十進制計數(shù)器，其無效狀態(tài)有（ ） A、四個 B、五個 C、六個13、N個觸發(fā)器可以構成能寄存（ ）位二進制數(shù)碼的寄存器。 A、N-1 B、N C、N+1 D、2N 判斷：1、RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無關。 （ ） 2、RS

24、觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。 （ ） 3、主從RS觸發(fā)器在CP=1期間，R、S之間存在約束。 （ ） 4、JK觸發(fā)器的輸入端 J懸空，則相當于 J = 0。 （ ） 5、JK觸發(fā)器的輸入端J懸空，相當于J=1。 （ ） 6、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。 （ ） 7、D觸發(fā)器的特性方程為Qn+1=D，與Qn無關，所以它沒有記憶功能。（ ） 8、組合邏輯電路的輸出與電路原來的狀態(tài)無關，而時序邏輯電路的輸出與電路原來的狀態(tài)有關。 （ ） 9、時序電路的輸出狀態(tài)僅與此刻輸入變量有關。 （ ） 10、時序電路不含有記憶功能的器件。 （ ） 11、異步時序電路的各級觸發(fā)器類型不同。 （ ） 12、同一CP控